Энергонезависимое оперативное запоминающее устройство

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик щ 98193(51) М. Кл.з 6 11 С 11/00 Государственный комитет СССР по делам изобретений и открытий(72 Авторы изобретения В.А. Легоньков, М.Е. Савостьянов и В.К. Никитин Смоленское специальное конструкторско-технологическоебюро Спецавтоматика Производственного объединенияЦентрспецавтоматика(54) ЭНЕРГОНЕЗАВИСИМОЕ ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВОИзобретение относится к запоминающим устройствам.Известно энергонезависимое опера- .тивное запоминающее устройство, в котором применяются батарейные источники питания для поддержания рабочего напряжения при отключении питающей сети (1.Недостаток этого устройства - низ Окая надежность.Наиболее близким техническим решением к предлагаемому является энергонезависимое оперативное запоминающее устройство, содержащее блоки основной и вспомогательной памяти, управляющими входами подключенные к соответствующим выходам блока управления, шину обращения, кодовые шиныадреса и счетчик, входы тактов и обнуления которого, а также выход переполнения подключены к блоку управле ния (2,Недостаток известного устройствазаключается в том, что время, необходимое для перезаписи инФормации из 25основной памяти во вспомогательную,определяется длительностью цикла записи вспомогательной памяти и разрядностью регистра адреса блока вспомогательной памяти, что делает невоз можным значительное увеличение объема памяти устройства и не позволяет применить в качестве вспомогательной памяти энергонезависимые электрически перепрограммируемые полупроводниковые полупостоянные запоминающие элементы на основе МНОП-структур, за счет чего снижается надежность устройства.Цель изобретения - повышение надежности и информационной емкости устройства при условии сохранения значения времени перезаписи в допустимых пределах.Поставленная цель достигается тем, что в энергонезависимое оперативное запоминающее устройство, содержащее основной блок памяти, первый счетчик и дополнительный блок памяти, выходы которого соединены с информационными входами основного блока памяти, причем управляющие входы блоков памяти, входы установки в нулевое состояние и тактовый вход счетчика соединены с одними из выходов блока управления, введены второй счетчик, блоки ;екодирования информации и регистры, причем выход переполнения первого счетчика подключен к счетному входу второго счетчика, выходы и информационныеВходы регистров соединены соответственно с информационными входами дополнительного блока памяти и выходами основного блока памяти, адресныевходы которого подключены к разряднымвыходам первого и второго счетчиков, 5адресные входы дополнительного блокапамяти и информационные входы блоковдекодирования информации соединены/первого и второго блоков декодирования информации подключены соотве:тственно к входам разрешения записи регистров и к входам разрешения.обращения Дополнительного блока памяти, 15Входы син;ронизации блоков декодироВания информации регистрОВ и допОлнитель;Ого блока еамяти и тактовыевходь 1 и Входы управления предварительной ус 1 а 111 оекой сетчиков соедлнень 1 2 Осоответственно с другими выходами.блока Уревлс нияОДи из ВхОД 011 которого подключены к Выходам переполнения счетчиков, входы предварительной установки которых являются адресе:.,;мЕЛ входами устройства,На Фиг. 1 представлена структурная схема устройства; на фиг, 2-4функциональные схемы блока управлеЕ 1 ИЯ,ЗОУстройство содержит (Фиг. 1) основной 1 и дополнительный 2 блоки памяти, блок 3 управления со входомОбраЩене 151, аДресные вхоДы 5 и инфор5 мационные входь 1 б основного блока памяти первый 7 и второй 8 счетчики, первый 9 и Второй 10 блоки декодирования информации и регистры 11. Дополнительный блок памяти разделен на и одинаковых частей 12 разряд О ностью к каждая (где и и к - целые числа). Устройство содержит также входы 13 разрешения обращения дополнительного блока памяти, входы 14 разрешения записи регистров, тактовые 45 входы 15 и входы 16 обнуления и 17 управления предварительной установкой счетчиков, выходы 18 и 19 переполнения первого и второго счетчиков соответственно, 50Блок управления состоит из блока 20 (фиг. 2) управления дополнительным блоком памяти, блока 21 (фиг, 3) управления основным блоком памяти и блока 22 обращения (фиг. 4).55Блок управления дополнительным блоком памяти содержит узел 23 контроля питающего напряжения, состоящего из диода 24, конденсатора 25, тиристорного оптрона 26, резисторов 27-29 и конденсатора 30, генератор импульсов 31, элемент НЕ 32, Д-триггеры 33-38, ВБ-триггеры 39-43, счетчики 44-46, сдвиговые регистры 47,48, блок декодирования 49, ключи 50 согласования уровней, формирователи 51- 65 54 импульсов и элементы И 55-64,ИЛИ 65-74 и 2 И-ИЛИ 75-77.Блок управления основным блокомпамяти содержит Д-триггеры 78-80,сдвиговые регистры 81-83, блок 84 декодирования, элемент 85 задержки иэлементы И 86,87,ИЛИ 88 и И-ИЛИ 89,90,Блок обращения состоит из ключей91 согласования уровней сигналов,блоков декодирования 92, 93, регистра 94 команд, счетчика 95, Д-триггера 96, схемы 97 сравнения номера устройства, узла 98 набора номера устройств;., формирователя 99 импульсов иэлементов И 100-105, и ИЛИ 106-108.Основной блок 1 памяти может бытьвыпслнен на быстродействующих полупроводниковых микросхемах памяти, адополнительный блок 2 памяти - наэлектрически перепрограммируемых полупостоянных запоминающих элементахна основе МНОП-структур,Устройство работает следуЕащим образом,Б случае снижения напряжения питания до определенной Величины блок 3управления запрещает обращение к устройству, переключает блоки 1 и 2 памяти в режимы чтения и записи соответственно и подает на вход 16 счетчиков 7 и 8 импульс обнуления. Послеэтого блок 3 посылает импульсы тактовна вход 15 счетчика 7 и разрешаетработу блока 9, Информация по каждому из и первых адресов блока 1 памяти переписывается в соответствующиерегистры 11. При этом выбор нужногорегистра 11 осуществляется блоком 9,а синхронизация записи - блоком 3.При появлении импульса переполненияна. выходе 18 счетчика 7, чтосоответствует заполнению последнего из ирегистров 11, блок 3 прекращает подачу импульсов тактов и производит пепезапись содержимого регистров 11 параллельно в и частей 12 блока 2 памяти в соответствии с выставленньмна выходах счетчика 8 адресным кодом,который в данном случае обеспечиваетзапись информации в первые ячейки какдой из и частей 12, При этом блок 3запрещает работу блока 9, а блок 10устанавливается в режим одновременного разрешения обращения ко всем частям 12 блока 2, По окончании записиблок 3 повторяет описанный выше цикл,причем содержимое счетчика 8 увеличивается на единицу каждым импульсовпереполнения счетчика 7.Появление импульса переполненияна выходе 19 счетчика 8 свидетельствует об окончании. перезаписи содержимого блока 1 в блок 2. Блок 3 прекращает подачу импульсов тактов и запрещает работу блоков 9 и 10, Блок 2 памяти хранит информацию при отсутствии питающего напряжения, 978193При достижении напряжением питания минимально допустимой величиныблок 3 обнуляет счетчики 7 и 8 повходу 16, переключает блоки 1 и 2памяти в режимы записи и чтения соответственно, а затем подает импульсытактов на вход 15 счетчика 7 и переключает блок 10 в режим декодирования,При этом блок 3 осуществляет последовательное считывание информации изблока 2 в блок 1, Появление импульса переполнения на выходе 19 счетчика 8 свидетельствует об окончанииперезаписи информации иэ блока 2 вблок 1, Блок 3 запрещает работу блоков 9 и 10 и разрешает любой режимобращения к запоминающему устройству,В данном устройстве периферийные поотношению к нему устройства имеютпрямой доступ только к блоку 1 памяти, при этом начальный адрес ячейки,к которой происходит обращение, записывается в счетчики 7 и 8.по входам 5 адреса по импульсу предварительной установки, вырабатываемомублоком 3 управления, 25Так как перезапись информации изрегистров 11 в блок 2 производитсяпараллельно в и частей 12 блока 2,а длительность цикла считывания блока 1 много. меньше длительности циклазаписи в блок 2, то время, необходимое для перезаписи информации, равядносадреса каждой части 12, блока 2,Время перезаписи зависит от разрядности частей 12 блока 2, т.е, в конечном итоге от дискретности разбиения поля памяти блока 2. Объем памяти блока 2 определяется объемом данных, которые необходимо сохранить при.отключении питания и может быть равным объему памяти блока 1, причемобъем переписываемых данных определяется местом подключения выхода 18 переполнения счетчика 7 ко входу счетчика 8. Дискретность разбиения блока - 45,2 определяется требуемым временем перезаписи.Таким образом, время перезаписи информации не зависит от разрядностирегистров 11 и общего объема памяти 50устройства, что позволяет увеличивать информационную емкость устрой-.ства и сочетать быстродействие основного блока 1 памяти с возможностьюхранения информации в блоке 2 памяти 55при отключении питания, причем ресурсциклов перезаписи блока 2 расходуетсятолько в моменты отключения питания,за счет чего повышается надежностьустройства. Технико-экономическое преимущество предлагаемого устройства заключается в более высокой надежности и воэможности повышения информационной емкости по сравнению с прототипом.Формула изобретенияЭнергонезависимое оперативное запоминающее устройство, содержащееосновной блок памяти, первый счетчики дополнительный блок памяти, выходикоторого соединены с информационнымивходами основного блока памяти, причем управляющие входы блоков памяти,входы установки в нулевое состояниеи тактовый вход счетчика соединеныс одними из выходов блока управления,о т л и ч а ю щ е е с я тем, что, сцелью повышения надежности и информационной емкости устройства, в неговведены второй счетчик, блоки декодирования информации и регистры,причем выход переполнения первогосчетчика подключен к счетному входувторого счетчика, выходы и информационные входы егистров соединены соответственно с информационными входами дополнительного блока памяти ивыходами основного блока памяти,адресные входы которого подключенык разрядным выходам первого и второгосчетчиков, адресные входы дополнительного блока памяти и информационныевходы блоков декодирования информации соединены соответственно с разрядными выходами второго и первогосчетчиков, выходы первого и второгсблоков декодирования информации подключены соответственно к входам разрешения записи регистров и к входамразрешения обращения дополнительногоблока памяти, входы синхронизацииблоков декодирования информации, регистров и дополнительного блока памяти и тактовые входы и входы управ.ления предварительной установкой счетчиков соединены соответственно с другими выходами блока управления, однииз входов которого подключены к выходам переполнения счетчиков, входыпредварительной установки которыхявляются адресными входами устройства.Источники информации,принятые во внимание при экспертизе1. Патент ФРГ Р 2415029,кл. С 11 С 7/00, опублик. 1977,2. Авторское свидетельство СССРР 590824, кл. С 11 С 11/00, 1976прототип).978193Составитель Т, Зайцева Редактор И. Ковальчук Техред Л.Пекарь Корректор М. Коста Заказ 9227/67 Тираж 622 Подписное ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5Филиал ППП Патент, г. Ужгород, ул. Проектная, 4