Программируемое постоянное запоминающее устройство

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз СоветскихСоциалистическихРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 61) Дополнительное к авт. свид-ву22) Заявлено 19,0581 (21) 3292716/18-24 151 М. К 11 С 1 присоединением заявки23) Приоритет твеннын комитетСССРам изобретенийоткрытий су о дел(33 У Опубликовано 0711,82. Бюллетень М 4Дата опубликования описания 0711.82 К 681,327,6(088.8) у ГтЯ2) Авторизобрете и А.М.Селиг Н.Н.Журавс Киевское производственное объединениеим. В,И,Ленина 71) 3 а яв итель 54) ПРОГРАММИРУЕМОЕ ПОСТОЯННОЕ ЭАПОМИНАЮЩЕ УСТРОЙСТВО,2 Изобретение относится к вычислительной технике, а именно к организации постоянных запоминающих устройств на интегральных микросхемах.Известно программируемое постоянное запоминающее устройство, содержащее микросхемы программируемой постоянной памяти, одноименные разрядные выходы которых объединены и подключены к выходным шинам 1) .Недостатксм указанного устройства является невозможностьиспользова ния микросхем с дефектными битами на основе псразрядного обратного к д рова ния.Наиболее близким по те йсущности к предлагаемомупостоянное запоминающее усодержащее микросхемы посмяти и дешифратор, выходысоединены со входом выбор р Недостатком указанного устройства является невозможность использования метода поразрядного обратного кодиро вания с целью уменьшения количества "прожигаемых" перемычек или использовать микросхемьь с дефектными битами. Целью изобретения является повышение надежности за счет обеспечениявозможности использования метода поразрядного обратного кодированияпри построении запоминающего устройства, что уменьшит количество "пережигаемых" перемычек и уменьшит вероятность и восстановления.Указанная цель достигается тем,чтопрограммируемое постоянное запоминающее устройство, содержащее модулипамяти, адресные входы которых соединены со входами дешифратора и являются входами устройства, выходы дешиф ратора соединены с входами выборкисоответствующего модуля памяти, дополнительно содержит блок формирователейчетности, входы первой группы, которого соединены с информационными входами модулей памяти, входы второйгруппы - с дополнительными выходамимодулей памяти, а выходы блока формирователей четности являются выходамиустройства.25На чертеже представлена блок-схемапредлагаемого программируемого постоянного запоминающего устройства.Программируемое постоянное запоминающее устройство содержит модулипамяти 1, адресные входы которых972595 Формула изобретенйя Составитель Г.БородинТехред Т.Маточка Корректор М.Демч Гуньк едак каз 8526/45 Тираж 622ВНИИПИ Государственного комитета СССпо делам изобретений и открытий113035, Москва, Ж, Раушская наб.,одписно Л "Патент", г. Ужгород, ул. Проектна илиал соединены с адресными входами 2, яв-.ляющимися входами устройства, и совходами дешифратора 3, выходы которого соединены со входами выборкисоответствующего модуля памяти 1,блок 4 формирователей четности, вхо,ды первой группы которого соединеныс информационными выходами модулейпамяти, а входы второй группы - свыходами дополнительного разряда модулей памяти, 1 ОПрограммируемое постоянное запалинающее устройство работает следующимобразом.При поступлении на кодовые шиныадреса 2 кода выбирается соответ -ствующий модуль памяти 1 и из негосчитывается информация, поступающаяна первую группу входов блока 4 формирователей четности. Одновременно подополнительному разряду считывается"0" или "1" в зависимости от кода, вкотором записано слово в информационных разрядах по выбранному адреСу: прямом или обратном,В,блоке 4 формирователей четностипроисходит восстановление истиннойинформаций. Это позволяет информациюв словаХ С.преобладающим количеством "1" записыватьв обратном кодеи тем самьщ сокращать число пережигаемых перемычек при программировании, Поскольку перемычки имеют определенную вероятность восстановленияпосле программирования, то уменьшая количество "пережженых".перемычек можно повысить надежность рпботы программируемого постоянног о запоминающего устройства. В этом заключается технико-экономическое преимущество предлагаемого технического решения. Программируемое постоянное запоминающее устройство, содержащее модули памяти, адресные входы которыхсоединены со входами дешифратора иявляются входами устройства, выходыдешифратора соединены с входами выборки соответствующего модуля памяти,о т л и ч а ю щ е е с я тем, что,с целью повышения надежности, оносодержит блок формирователей четности, входы первой группы которогосоединены с информационными выходамимодулей памяти, входы второй группы - с дополнительными выходамимодулей памяти, а выходы блока формирователей четности являются выходами устройства.Источники инфо 1: ации,принятые во внимание при экспертизе1. Валиев К.А., Орликовский А,А.Полупроводниковые схемы памяти на биполярных транзисторных структурах,М., "Советское радио", 1979, с.253254.2. Микроэлектроника и полупровод/Iиниковые приборы. М., Советское радио,1976, вып. 1, с.50-58, рис.2 (прототип).