Резервированное запоминающее устройство

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз СоветскихСоциапистическихРеспублик) Заявлено 29/00 присоединением заявки23) Приоритет осулорственнын ко СССР но лелям и.ттитрете и открытийБюллетень М 41исания 07,11.82 иковано 0 та опубликования 72) Авторы изобретен С.А.Пескова и И,Н.Андрее сковский ордена Ленина и ордена Октябрьско Революции энергетический институт(54) РЕЗЕРВИРОВАННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО миляется неинформацикопителейность. повышение иятва. ель анное содер Цель изобретендежности устройсПоставленная цчто в резервировщее устройство,накопители, входывходами устройств достигается тезапоминаюжащее основныеорых являютсяподключены к и Изобретение относится к запонающим устройствам.Известно резервированное запоминающее устройство, состоящее изосновных и одного резервного накопителей 1 .Недостатком этого устройства является низкая надежность.Наиболее близким техническим решением к изобретению является резервированное запоминающее устройство,содержащее канал ввода-вывода, основные накопители, избыточный накопитель, сумматор по модулю два иформирователь четности, причем выходы основных накопителей через формирователь четности соединены с избыточным накопителем 2 ,Недостатком этого устройства яввозможность восстановленияи при отказе нескольких начто снижает его надежодним нз входов формирователя сигналов четности, выходы которого соединены с входами первого резервногонакопителя, и сумматор по модулюдва, введены второй и третий резервные накопители, коммутаторы, блокисвертки по модулю три, элемент И,элемент ИЛИ и буферный регистр, вхо 1 тт ды которого подключены к входам основных накопителей, выходы которыхсоединены с первыми входами первогои .второго коммутаторов и входамитретьего коммутатора и первогоблока свертки по модулю три,выходы которого подключены к входамвторого и третьего резервных накопителей, выходы которых соединеныс одними из входов схемт сравнения,выход которого подключен к первомувходу элемента И, а другой вход соединен с выходом второго блока свертки по модулю три, входы которогоподключены соответственно к выходутретьего коммутатора и к выходу буферного регистра и второму входуэлемента И, выход которого соединенс первым входом элемента ИЛИ, второйвход которого подключен к выходусумматора по модулю два, вход которого соединен с выходом первого комиу -татора, второй вход которого подключен к выходу первого резервного накопителя и второму входу второго коммутатора, выход которого соединен с другим входом формирователя сигналов четности, выходы элемента ИЛИ 5 и схемы сравнения являются соответственно информационным и контрольным выходами устройства,На чертеже представлена функциональная схема предложенного устройства. Устройство содержит основные накопители 11-1 с входами 2, первый3, второй 31 и третий 33 резервныенакопители, первый коммутатор 4, сумматор 5 по модулю два, второй коммутатор б, формирователь 7 сигналовчетности, первый блок 8 свертки помодулю три, буферный регистр 9, третий коммутатор 10, второй блок 11свертки по модулю три, схему 12сравнения, элемент И 13 и элементИЛИ 14.Устройство работает следующим 25образом,Рассмотрим работу устройства,имеющего, например, п основных накопителей. Использование контроля помодулю три снязано с формированием 30двух контрольных разрядов, имеющихвеса два и один соответственно. Вконтрольных разрядах двоичным кодомзаписан вычет по модулю три контролируемого числа, образованного из 35одноименных разрядов, т.еразрядов, расположенных в одном и том жеместе в каждом накопителе, основныхнакопителей 11 - 1 и. Для получения вычета такое двоичное число нужно 40разбить на пары разрядов, начиная смладшего, и сложить по модулютри, т,е. в троичной системе, неучитывая переносов, числа, записанные в каждой паре раэрядон, сформированная, таким образом, контрольная информация, записанная в одноименных разрядах иэ резервных накопителей 31 -3 позволяет при отказе двухиз основйых накопителей 1 -1 восстановить их информацию, эа исключениемтех случаев, когда отказало дваиз накопителей 11-1 с четным и нечетным номерами, имеет место потерясдинаковой информации на обоих изотказавших накопителей 1-1. Для 55обеспечения возможности восстановления информации в этом случае вводится еще один контрольный разряд,записываежй на третий резервныйнакопитель 3 и представляющий собой сумму по модулю два одноименных разрядов основных накопителей11- 1, имеющих нечетные номера.Третий контрольный разряд можетбыть сформирован как сумма по модулю два одноименных разрядов основныхнакопителей, имеюцих четные номера,Таким образом, сочетание контроляпо двум модулям (два и три) позволяет защитить систему от отказадвух из накопителей 1 - 1 при исполь 1 Пзовании минимально-возможного количества резервных накопителей 3 - 3незанисящего от числа основных накопителей 1 - 1,Операция вычисления данных накопителей 3 - 3 реализуется блоком 8,который прйнимает информацию из основных накопителей 1-1, формируетвычет по модулю три и передает егона запись на накопители 3 - 31. Информация накопителя Зз вычисляетсяформирователем 7, при этом считаннаяс накопителей 11 - 1 п с четными (нечетными) номерами. информация черезкоммутатор б подается на формирователь 7, осуществляюций переразрядное сложение по модулю дна принятойинформации.При обновлении информации на накопителях 1 - 1 1 обновляется информация и на накопителях 3-33, причемдля накопителей 31 - 32 она вычисляется заново по вышеописанному алгоритму формирования вычета по модулютри, а для накопителя 33 - обновление информации идет в соответствиис описанием известного устройства.В описанном устройстве восстановление информации при отказе основныхнакопителей 1-1 производится следую 1 ищим образом.В случае работоспособности основных накопителей 1 1-1считывание информации с любого из них производится обычным образом, без использования данных резервных накопителей3 - 3 . В случае отказа одного из на 1 3копителей 1 - 1, информация которогоиспользована при формировании разряда четности, при обращении на считывание с него необходимо считатьодноименные разряды со всех другихисправных накопителей 11-1 с нечетными (четными) номерами и одйоименногоразряда четности с третьего резервного накопителя 33 и сложить их помодулю дваНапример, при отказе накопителя1 З в устройстве, состоящем из деняти основных накопителей 1 1-19,процедура восстановления информациистроится следующим образом: считынаются одноименные разряды исправныхОсновных накопителей 11, 1 5 17 и19 и одноименного разряда с резервного накопителя Зз, затем через коммутатор 4 считанная информация передается на сумматор 5, осуцествляющий поразрядное сложение по модулюдва принятой информации. Полученнаясумма представляет собой носстанонленную информацию накопителя 1через элемент ИЛИ 14 передается навыходы устройства.В случае отказа одного из накопителей 1 - 1, информация которогоне использовалась при образовании 5разряда четности, необходимо приобращении на чтение с него вычислить вычет по модулю три числа, образованного из одноименных разрядовисправных накопителей 1 - 1, и пред- . 10полагаемой информации отказавшегоиз накопителей 11 - 1, сравнить полученный вычет с исходным и в случаеих несовпадения за искомую принятьинформацию, обратную предполагаемой.При отказе двух из накопителей 1 - 1с четными и нечетными номерами и приобращении на воспроизведение с одного из них восстановление его информации производят последовательно 20по двум описанным выше алгоритмам,При отказе двух из накопителей 11 в 1имеющих четные номера (или, что тожесамое, нечетные), и при обращениина воспроизведение с одного из нихнеобходимо вычислить вычет по модулютри числа, образованного из одноименных разрядов исправных из накопителей 1 - 1 и предполагаемых разрядов отказавших из накопителей 1 - 1 и 3сравнить его с исходным вычетом и,в случае несовпадения с ним, повторить процесс вычисления вычета послекоррекции предполагаемой информацииотказавших накопителей 14 -1 до момента получения исходного вычета.Например, в системе, в которой отказал второй и восьмой из девяти основных накопителей 11 - 1, информациякоторых не используется при образовании разряда четности, сначала необходи мо считать информацию с исправных накопителей 1, 1- 11 и 19 и предполагаемых двух разрядов информации изрегистра 9, переданные в него посигналу отказа со входов 2, Затем 45считанная информация с исправных накопителей 11-1 через коммутатор 10,также как и информация из регистра 9подается на блок 11, который формирует вычет по модулю три. Последний 50сравнивается схемой 12 сравнения сисходным вычетом, считанным с накопителей 31 и 31, В случае совпадения предполагаемая информация,хранящаяся в регистре 9, принимается за искомую и элемент И 13 разрешает ее передачу по сигналу совпадения через элемент ИЛИ 14 на выходы устройства. Сигнал несовпаденияпоступает на входы 2, после чего 60происходит коррекция содержимогорегистра 9, и процедура вычислениявычета и модулю три повторяется.За искомую принимается та предполагаемая информация, которая приводитФ к получению вычета, равного исходномуТехнико-экономическое преимущество предложенного устройства заключается в том, что в нем обеспечивается защита от отказа нескольких основных накопителей и тем саум прак. тически непрерывное его функционирование, что повышает его надежность по сравнению с известным устройством.Формула изобретенияРезервированное запоминающееустройство, содержащее основные накопители, входы которых являютсявходами устройства и подключены кодним из входов формирователя сигналов четности, выходы которого соединены с входами первого резервногонакопителя, и сумматор по модулюдва, отличающееся тем,что, с целью повышения надежностиустройства, в него введены второй итретий резервные накопители, коммутаторы, блоки свертки по модулю три,элемент И, элемент ИЛИ и буферныйрегистр, входы которого подключены квходам основных накопителей, выходыкоторых соединены с первыми входамипервого и второго коммутаторов ивходами третьего коммутатора и первого блока свертки по модулю три,выходы которого подключены к входамвторого и третьего резервных накопителей, выходы которых соединены содними из входов схемы сравнения,выход которой подключен к первомувходу элемента И, а другой вход соединен с выходом второго блока свертки по модулю три, входы которогоподключены соответственно к выходу третьего коммутатора и к выходубуферного регистра и второму входуэлемента И, выход которого соединенс первым входом элемента ИЛИ, второй вход которого подключен к выходусумматора по модулю два, вход которого соединен с выходом первого коммутатора, второй вход которого подключен к выходу первого резервногонакопителя и второму входу второгокоммутатора, выход которого соединенс другим входом формирователя сигналов четности, выходы элемента ИЛИи схемы сравнения являются соответственно информационным и контрольнымвыходами устройства.Источники информации,принятые во внимание при экспертизе1. Журавлев Ю.П., 1(отелюк Л.А.,Циклинский Н.И. Надежность и контроль ЭВМ. М., Советское радио,1978, с. 416.2. Патент США Р 366936,кл. 340/146.1, опублик. 1976 (прототип)..ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д