Запоминающее устройство с самоконтролем

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик рц 972600 1 Допол тельное вт, с 21) 3276872/18-24ь 1 о М. Кл.зС 11 С 29/О(22) Заявле 1.0 ием заяв присоеди Государственный комите СССР ио делам изобретений и открытийАвторыобретения 1) Заявител ф чм СТРОЙСТВО С САИОКОНТРОЛЕИ 4) ЭАПОИИН бы- йстм,2 слои Изобретение относится к запоминающим устройствам.Известно запоминающее устройство с самоконтролем, в котором при появлении ошибок, вызванных отрезками в основных ячейках памяти, происходит обращение в резервные ячейки памяти, число которых ограничено 1 1.Недостатком этого устройства янляется низкая надежность.Наиболее близким техническим реше нием к изобретению является запоминающее устройство с самоконтролем, содержащее регистр адреса, соединенный с двумя дешифраторами адреса, ко торые подключены к двум адресным накопителям, соединенным с выходным регистром, причем к накопителям подключены два основных регистра слова, соединенные со схемой равенства кодо которая через схему И подключена к перному основному регистру слова, и группой схем ИЛИ, подключенной к ныходному регистру, каждый из основных регистров слова также связан с одним из днух дополнительных регистров слова и с одной из двух схем поразрядной проверки, с которыми соединены и дополнительные регистры ва, а схемы поразрядной проверк через группы элементов И подключенык основным регистрам слова, блок управления связан с регистром адреса,накопителями, основными регистрамислова, схемой И, дополнительными регистрами слова, группами схем и выходным регистром 2.Недостатками известного устройства являются невысокое быстродействиеи ошибочность работы при возникновении отказов в одноименных разрядаходноименных ячеек накопителей,так как при выдаче информации сосновных регистров слова одноименныеразряды заблокированы, что снижаетнадежность устройства,Цель изобретения - повышение стродействия и надежности устрова.Поставленная цель достигается тчто и запоминающее устройство с самоконтролем содержащее регистр адреса, выходы которого соединены свходами первого и второго дешифратров, выходы которых подключены кадресным нходам первого и второгонакопителей, регистры слова, схемсравнения, элементы ИЛИ и элементыпричем первые входы и выходы первого и второго регистров слова сое 972600динены с одними из информационныхвыходов и входов первого и второгонакопителей, другие информационныевходы которых подключены к первомувыходу третьего регистра слова, вторые выходы первого и второго регистров слова соединены соответственнос входами четвертого регистра словаи одними из входов первой схем сравнения и с входами пятого регистраслова и одними из входов второй схемы сравнения, другие входы первой ивторой схем сравнения подключенысоответственно к выходам четвертогои пятого регистров слова, а выходык первым входам первого и второгоэлементов И, выходы которых соединены соответственно с вторыми входамипервого и второго регистров слова,третьи выходы которых подключенысоответственно к первому и ко второму входам третьей схемы сравнения,третий вход которой соединен с первым выходом третьего регистра слова,первый вход которого подключен квыходу элемента ИЛИ, первЫй вход которого соединен с четвертым выходомвторого регистра слова, управляющиевходы регистра адреса, накопителей,регистров слова и вторые входы элементов И подключены к выходам блокаЗОуправления, вторые вход и выходтретьего регистра слова являются информационными входами и выходом устройства, введены триггеры, сумматорпо модулю два, коммутатор, третий 35дешифратор и формирователь контрольных сигналов, причем входы триггеров подключены к выходам третьейсхемы сравнения, выход первого триггера соединен с первыми контрольными 40входами накопителей и первым входомсумматора по модулю два, выход которого подключен к третьему входутретьего регистра слова, а второйвход - к выходу второго триггера ивторым контрольным входам накопителей, другие информационные выходы которых подключены соответственно к первому и ко второму входамФормирователя контрольных сигналов,выход которого соединен с входомтретьего дешифратора, одни иэ выходов которого подключены соответственно к третьим и к четвертым входам первого и второго регистровФлова и к пятому входу первого регистра слова, шестой вход которогосоединен со вторым входом элементаИЛИ и первым выходом коммутатора,первый и второй входы которого подключены соответственно к третьему .60выходу третьего регистра слова и кчетвертому выходу первого регистраслова, второй выход коммутатора соединен с контрольным входом первогонакопителя, 65 На чертеже изображена Функциональная схема предложенного устройства,устройство содержит регистр 1 адреса с входами 2, первый 3 и второй 4 дешифраторы, первый 5 и второй б накопители, первый 7 и второй 8 регистры слова, элементы ИЛИ 9, третий регистр 10 слова с информационными входами 11 и выходами 12, четвертый 13 и пятый 14 регистры слова, первую 15 и вторую 1 бсхемы сравнения, первый 17 и второй 18 элементы И, третью схему 19 сравнения, первый 20 и второй 21 триггеры, сумматор 22 по модулю два, коммутатор 23, третий дешифратор 24, блок 25 управления с входом 26 и выходом 27 и формирователь 28 контрольных сигналов.Устройство работает следующим образом.Информация одновременно записывается и считывается с обоих накопителей 5 и б. При возникновении отказов в ячейках, для получения слова без ошибок используются неотказавшие раз - ряды ячеек, а отказавшие блокируются. Но если отказы есть в одноименных разрядах, то при блокировке оказавших разрядов есть ошибка. Для устранения ошибок при блокировке отказавших одноименных разрядов записывается слово в один иэ накопителей 5 или 6 записывается без изменений, а в другой записывается через коммутатор 23, который разбивает исходное слово, например, на две части и меняет их местами. При считывании с обоих накопителей 5 и 6 оба слова имеют ошибки в одноименных разрядах, но слово, считанное из накопителя 5, необходимо снова пропустить через коммутатор 23, т.е, снова поменять местами части слова, вследствие чего ошибки окажутся в других разрядах по сравнению со словами, считанным из накопителя б. Таким образом, произойдет разнесение ошибок в разноименные разряды, а, следовательно, теперь уже возможно получение правильного слова при помощи двух слов с ошибками.Для того, чтобы определить, когда имеют место отказы в одноименных разрядах, используются схема 19 сравнения, триггеры 20 и 21 и сумматор 22. Первоначальное исходное слово записывается в оба накопителя 5 и б, затем производится считывание и сравнение считанных слов схемой 19. Если имеет место равенство, то триггер 20 устанавливается в единичное состояние. Также производится сравнение одного из считанных слов (поскольку они равны) с исходным словом,размещенным на регистре 10. Если не имеет места равенство, то это означает,что имеются ошибки в одноименныхразрядах, при этом триггер 21 устанавливается в нулевое состояние.Следовательно, состояние триггера 20в 1 и триггера 21 в 0 означает, что существуют отказы в одноименных разрядах одноименных ячеекнакопителей. Если же считанные словане равны друг другу, то оба триггера20 и 21 устанавливаются в нулевоесостояние, что соответствует отказам в разноименных разрядах накопителей 5 .и 6.Сигнал на выходе сумматора 22есть только в случае, когда триггер20 в 1 и триггер 21 в 0.Такое состояние триггеров 20 и 21указывает,что исходное слово необходимо заново записать через коммутатор 23 в накопитель 5, а накопитель6 оставить без изменений. Состояниятриггеров 20 и 21 записываются вдополнительные разряды ячейки накопителей 5 и 6. На этом запись информации заканчивается,При считывании из накопителей 5и 6 эти дополнительные разряды анализируются формирователем 28, гдеосуществляется проверка на достоверность дополнительных разрядов ивыдача в дешифратор 24 их истинногозначения.Дальнейшая работа устройства зависит от того, какой из выходов дешифратора 24 возбужден. Если на дешифраторе 24 возбужден четвертыйвыход, то коды с регистров 7 и 8через элементы ИЛИ 9 поступают нарегистр 10. Если возбужден первыйвыход, то содержимое регистров 7 и8 поступает на регистры 13 и 14слова, в ячейки накопителей 5 и 6по тому же адресу записывается обратный код содержимого регистрови 8с последующим считыванием из накопителей 5 и 6 на эти же регистры 7и 8. Затем по сигналу блока 25 кодыс регистров 7 и 8 поступают на схемы15 и 16 сравнения соответственно,При несовпадении прямого и обратногокодов одноименных разрядов, схемы 15и 16 сравнения выдают через элементыИ 17 и 18 разрешающие сигналы на регистры 7 и 8 для выдачи через элементы ИЛИ 9 на регистр 10 толькоэтих разрядов. Выдача содержимогорегистров 7 и 8 происходит в обратном коде, т.е. на регистр 10 поступает прямой код содержимого ячеекнакопителей 5 и 6. Выходы разрядоврегистров 7 и 8, прямой и обратныйкоды которых совпадают, блокируются,Таким образом, содержимое отказавших разрядов ячейки одного из накопителей, например 5, не записывается врегистр 10, а вместо него записывается содержимое одноименных неоУкаэавших разрядов другого накопителя,например 6.При возбуждении третьего выходадешифратора 24 все происходит аналогично, но выдача содержимого регистра 7.происходит, кроме того, ичерез коммутатор 23.Соответствие возбужденных выходовдешифратора 24 состоянием триггеров20 и 21 приведено в табл.1.При записи исходное слово Находится в регистре 10, откуда оно записывается в накопители 5 и 6 по адресу,заданному в регистре 1 после дешифрации его на дешифраторах 3 и 4Запись в накопители 5 и 6 производится по сигналу блока 25. Затемпроизводится считывание слов с накопителей 5 и 6 на регистры 7 и 8,откуда слова поступают на схему 19сравнения. Результаты сравнения Фиксируются триггерами 20 и 21, состояния которых записываются в дополнительные разряды накопителей 5 и 6.Если при этом триггер 20 находится в 1, а триггер 21 в 0, то 30 одновременно с этим по сигналу выхода сумматора 22 исходное слово срегистра 10 через коммутатор 23 записывается в ту же ячейку накопителя 5. Накопитель 6 остается беэ из менений. Затем устройство готово кзаписи следующего слова.Пример записи в накопители 5 и 6исходного слова 10111010, при наличииотказов в четвертом и шестом разря дах накопителей 5 и 6, и коррекциисчитываемой информации приведен втабл.2.Достоверность хранимой в предложенном устройстве информации, по 45 сравнению с известным выше, поскольку вероятность неисправления ошибокотказов) при использовании разбивания коммутатором 23 слова на несколько частей и перестановки ихместами практически равняется нулю.Быстродействие предложенного устройства определяется быстродействием дешифратора 24. Если в качестведешифратора 24 применяется комбинационная схема сравнения, то при счи тывании информации быстродействиепредложенного устройства в три разавыше, чем известного.Таким образом, технико-экономические преимущества предложенного устрой.ства заключаются в его более высокихбыстродействии и надежности.97600 Таблица 1 Возбужденныйвыход дешифратора 24 Состояние триггеров Триггер О Триггер 21 Отказовнет Таблица 2 Операция Действия над словом 10111010 Накопитель 5 Накопитель б Запись 10111010 10111010 Регистр 14 Регистр 13 Считывание 1010111110 10101110 Регистр 8 Регистр 7 Запись в обратномкоде 01010001 01010000 01000101 01000100 Считывание Блокировка Регистр 8 Регистр 7 101-1-10 101-1-11 1-11101 Коммутатор 23 Выходной регистр 10 Выдача данных 10111010 Ю торов, выходы которых подключены кадресным входам первого и второго на.копителей, регистры слова, схеьисравнения, элементы ИЛИ и элементы И,причем первые входы и выходы перво 65 го и второго регистров слова соеФормула изобретения Запоминающее устройство с самоконтролем, содержащее регистр адреса, выходы которого соединены с входами первого и второго дешифраХарактеротказов внакопителях 5 иб Отказы вразноименных разрядах Отказы водноименных разрядахдинены с одними из информационныхвыходов и входов первого и второгонакопителей, другие информационныевходы которых подключены к первомувыходу третьего регистра слова,втор е выход первого и второго5регистров слова соединены соответственно с входами четвертого регистра слова и одними из входов яервойсхемы сравнения и с входами пятогорегистра слова и одними из входов 10второй схемы сравнения, другие входы первой и второй схем сравненияподключены соответственно.к выходамчетвертого и пятого регистров слова,а выходы - к первым входам первого 15и .второго элементов И, выходы каторых соединены соответственно с вторыми входами первого и второго регистров слова, третьи выходы которых подключены соответственно к первому и к второмч вхопам третьей схемы сравнения, третий вход которойсоединен с первым выходом третьегорегистра слова, первый вход которо-,го подключен к выезду элемента ИЛИ, . 25первый вход которого соединен счетвертым выходом второго регистраслова, управляющие входы регистраадреса, накопителей, регистров словаи вторые входы элементов И подключены к выходам блока управления, вторые вход и выход третьего регистраслова являются информационными входами и выходами устройства, о .т -л и ч а ю щ е е с я тем,что,с цельюповышения быстродействия и надежностиустройства,в него введены триггеры,сумматор по модулю два, коммутатор,третий дешифратор и формировательконтрольных сигналов, причем входытриггеров подключены к выходам третьей схемы сравнения, выход первоготриггера соединен с.первыми контрольными входами накопителей ипервым входом сумматора по модулюдва, выход которого подключен к третьему входу третьего регистра слова,а второй вход - к выходу .второготриггера и вторым контрольным входам накопителей, другие информационные выходы которых подключены соответственно к первому и ко второму входам формирователя контрольных сигналов, выход которого соединен свходом третьего дешифратора, однииз выходов которого подключены соответственно к третьим и к четвертымвхоцам первого и второго регистровслова и к пятому входу первого регистра слоВа, шестой вход которогосоединен с вторым входом элементаИЛИ и первым выходом коммутатора,.первый и второй входы которого подключены соответственно к третьемувыходу третьего регистра .слова и кчетвертому выходу первого регистраслова, второй выход коммутаторасоединен с контрольным входом первого накопителя.. Источники информации,принятые во внимание при экспертизе 1. Патент США Р 3753244,кл. 340-1725, опублик. 1975. 2. Авторское свидетельство СССР Р 385319, кл. С 11 С 29/00, 1973972600 Составитель Т.З ц атор Н.Бобкова Техред Л.Пекарь Корректор А.Гриценко Заказ Филиал ППП ф Патент ф, г. Ужгоро ектная 27/46 ВНИИПИ п 1130