Запоминающий элемент

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик 1978195(22) Заявлено 25, 02. 81 (21) 3250572/18-24с присоединением заявки Нов(23) Приоритет -Р 1 М К з С 11 С 11/40 Государственный комитет СССР но делам изобретений н открытнй. 66 (088. 8) Опубликовано 30,11,82, Бюллетень Мо 44 Дата опубликования описания 30,11. 82 Л.Г. Журавин, М.А. Мариненко, Е.И, Семенов-", н В,А, Трошкин(54) ЗАПОМИНМОЩИИ ЭЛЕМЕНТ базы транзисторов соединены соответственно с первыми выводами первого ивторого делителей напряжения, введены первый и второй ключевые р-и-ртранзисторы, эмиттеры которых объединены и соединенй с шиной питания,коллекторы первого ключевого р-и-ртранзистора и первого ключевого и-р 1 р п-транзистора объединены и соединеныс выходом второго делителя напряжения, коллектора второго ключевогор-п р-транзистора и второго ключевого и - р-и-транзистора объединены исоединены с выходом первого делителянапряжения, базы первого и второгоключевых р-п-р-транзисторов соединенысоответственно с вторыми выводамипервого и второго делителей напряжения.На чертеже представлена схема запоминающего элемента.Элемент содержит и-р-п-транзисторы 1 и 2 первые эмиттеры которыхсоединены со словарной шиной Шс,вторые эмиттеры - с соответствующейразрядной шиной считывания ШР е изаписи Ш Р э, а коллекторы соединеныс соответствующими коллекторами рп-р-транзисторов 3 и 4, эмиттеры которых объединены и соединены с шиИзобретение относится к микроэлектронике и может быть применено приразработке микросхем памяти.Известен запоминающий элемент,содержащий два р-и-р транзистора,два п-р-п-транзистора, два диода, ипозволяющий считывать, записывать ихранить один бит информации (1).Недостатком укаэанного элементаявляется сложность технологии егоизготовления, поскольку он выполненпо технологии И Л.Наиболее близким к предлагаемОмуявляется запоминающий элемент, содержащий два двухэмиттерных транзистора п-р-и типа и два делителя напряжения, Элемент позволяет хранить одинбит информации (2),Недостатком этого элемента является низкая помехоустойчивость из-замалой разницы коллекторных напряжений.Цель изобретения - повышение помехоустойчивости элемента,Указанная цель достигается тем,что в запоминающий элемент, содержащий первый и второй ключевые п-р-итранзисторы, первые эмиттеры которыхобъединены и соединены со словарнойшиной, вторые эмиттеры соединены ссоответствующими разрядными шинами,Ленинградский ордена Ленина электротехническийгинститут им, В.И. Ульянова(Леница)ной питания. Базы первого и-р-и ипервого р-и-р-транзисторов соединеныс соответствующими выводами первогоделителя 5 напряжения, выход которого соединен с коллектором второго 2и и-р-и транзистора. Базы второго 5и-р-и и второго р-п-р транзисторовсоединены с соответствующими выводами второго делителя б напряжения,выход которого соединен с коллектором1 первогЬ п-р-п-транзистора. 1 О,Целители 5 и б напряжения могутбыть выполнены на резисторах 7-10.Устройство работает следующим образом,В установившемся состоянии на шине Ш имеется низкий потенциал И(близкий к нулю), а на разрядные шины Шри Шр э, подано более высокоенапряжение ИИ.В этом состояйии устройство представляет собой статический триггер.На коллекторе одного из транзисторов,например, транзистора 2 потенциалблизок к напряжению источника питания,так как транзистор 4 открыт, а на 25коллекторе транзистора 1 имеетсяблизкое к нулю напряжение, так какв базу транзистора 1 втекает ток через резистор 8 и открытый транзистор4; в свою очередь, базовый ток транзистора 4 течет через резистор 9 засчет открытого транзистора 1,При считывании информации потенциал Ш возрастает до величиныИэ) ИИ, Устроиство при этом работает так же, как и прототип: еслидо подачи импульса опроса в Шс черезтранзистор 1 протекает ток, что соответствует хранению нуля, то черезпервый эмиттер транзистора 1 в словарную шину протекае 1 ток, равный 4 Осумме токов через резисторы 8 и 9.Когда же напряжение на шине Швозрастает до величины И З,то этот токотводится через второй эмиттер в шину Шр.ц., где обнаруживается включенным в нее усилителем считывания. Когда импульс опроса на шине Шзаканчивается, то снова ток течет черезпервый эмиттер транзистора 1, Еслизапоминающий элемент находится в состоянии 1 ток через транзистор1 равен нулю), то при опросе в шинеШр.сч.ток не появляется.При записи информации процессы,происходящие в запоминающем элементе,следующие. Шина слов снова возбуждается импульсом с амплитудой И,а наразрядной, шине Шр.з,формируется импульс с амплитудой Иззапись 0)или с амплитудой И (йонижение потенциала шины Ш р при записи1 ) .В первом случае происходит запирание транзистора 2, а во втором -транзистор 2 открывается, причем новое состояние транзистора 2 сохраняется и после окончания импульсов всловарной и разрядной Шшинах.В результате более полного использования напряжения источника питанияв предлагаемом устройстве обеспечивается высокая устойчивость к помехам,действующим на словарной и разрядныхшинах,Формула изобретенияЗапоминающий элемент, содержащийпервый и второй ключевые и-р-и-транзисторы, первые эмиттеры которых объединены и соединены со словарной шиной, вторые эмиттеры соединены с соответствующими разрядными шинами, базитранзисторов соединены соответственНо с первыми выводами первого и второго делителей напряжения, о т л ич а ю щ и й с я тем, что, с цельюповышения помехоустойчивости элемента, он содержит первый и второй ключевые р-п-р-транзисторы, эмиттерыкоторых объединены и соединены с шиной питания, коллекторы первого ключевого р-и-р-транзистора и первогоключевого р-.п-р-транзистора. объединены и соединены с выходом второгоделителя напряжения, коллекторы второго ключевого р-и-р-транзистора ивторого ключевого и-р-п-транзистораобъединены и соединены.с выходомпервого делителя напряжения, базыпервого и второго ключевых р-и-ртранзисторов соединены соответственнос вторыми выводами первого и второгоделителей напряжения.Источники информации,принятые во внимание при экспертизе1, Патент США Р 3909807,кл. 340-173, опублик1975.2. Огнев М.В., Шамаев Ю.Н Проектирование запоминающих устройств,978195 Составитель Г. Бородинедактор И. Ковальчук ТехредЛ.Пекарь Корректор М. Кос сноСР д. 4/5 иал ППП Патент 1, г. ужгород, ул. Проектная,Закаэ 9227/67 Т ВНИИПИ Го по делам 113035, Москв