Постоянное запоминающее устройство

СОЮЗ ОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 11 С 17/00 ПИСАНИЕ ИЗОБРЕТЕНИЯ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ Н А ВТОРСНОМУ СВИД:ТЕЛЬСТВУ(57) Изобретение относится к вычислительной технике и может быть использовано для запоминания адресанеисправных ячеек памяти в РПЗУ,ППЗУ, ОЗУ, ПЗУ. Цель изобретения -повышение надежности устройства.Для достижения цели в устройствовведен форсирующий элемент 1 О с соответствующими связями. Форсирующийэлемент 10 устраняет перезаряд выходной ленты 14, что позволяет получить на ней достоверную информациюк моменту прихода тактового импульса. 1 ил.1288756 ВНИИПИ Заказ 78 13/50 Тираж 611 Подписное Изобретение относится к вычислительной технике и может быть применено для запоминания адреса неисправных ячеек памяти в РПЗУ, ППЗУ,ОЗУ и ПЗУ. 5Цель изобретения - повышение надежности устройства.На чертеже изображена блок-схемаустройства,Устройство содержит формировательсигнала смены адреса, дешифратор2 слова, дешифратор 3 разрядов, коммутатор 4, накопитель 5, элементыпамяти которого состоят из ключево 15го транзистора б и плавкой перемычки 7, элемент 8 записи, элемент 9разряда, форсирующий элемент 10, причем коммутатор 4 выполнен на коммутирующих транзисторах 11, истокикоторых объединены и являются выхо 20дом устройства, усилитель 12 считывания, мультиплексор 13, выходную.шину 14.Устройство используется для запоминания адреса неисправной ячейкипамяти накопителя РИЗУ, ППЗУ, ОЗУи ПЗУ, Для запоминания адреса бракаиспользуется накопитель 5 из переключаемых перемычек 7. При наличииодного адресного сигнала на дешифраторе 2 слов могут быть зарезервированы две ячейки основной памяти,двух - четыре ячейки, трех - восемьи т,д. Резервные ячейки расположены35в одном столбце основной памяти,Таким образом, каждая строка в накопителе 5 отвечает за 2 строк в основной матрице и указывает адресбрака этой группы строк, Для запоминания адреса брака используется одна перемычка 7 в накопителе 5,Для записи адреса неисправнойячейки основного накопителя на входыпервой и второй групп подается адресэтой ячейки, а на вход записи - высокое напряжение, При этом пережигается перемычка 7 накопителя 5, соответствующая тесту неисправности в основ. ном накопителе. После пережига перемычек 7 схема памяти готова к работе.При смене на входах первой и второй групп устройства адреса Формирователь 1 открывает элемент 9 разряда, разряжая выходную шину 14 до Произв.-полигр. пр-тие, г,нуля. Если на входах устанавливаетсяадрес исправной ячейки, которой соответствует непережженная перемычка 7,то потенциал шины 14 повысится. Впротивном случае повышения не происходит. В случае необходимости информация с шины 14 считывается усилителем 12 считывания, который подаетуправляющий сигнал на мультиплексор13. В зависимости от информации науправляющем входе мультиплексор 13по тактовому сигналу пропускает навыход схемы памяти информацию изосновного накопителя или резервногостолбц.". Ф о р м у л а и з о б р е т е н и я Постоянное запоминающее устройство, содержащее матричный накопитель,дешифратор слов, дешифратор разрядов,формирователь сигнала смены адреса,входы которого соединены с входамидешифраторов, элемент разряда, выполненный на транзисторе, исток которого подключен к шине нулевого потенциала, входы дешифратора слов являются входами первой группы устройства, а выходы соединены со словарнымишинами накопителя, выходы дешифратораразрядов являются входами второйгруппы устройства, коммутатор, входыкоторого соединены с разрядными шинами накопителя, а выход соединен состоком транзистора элемента разрядаи является выходом устройства, элемент записи, выполненный на транзисторе, исток которого подключен к ши"не нулевого потенциала, о т л и ч аю щ е е с я тем, что, с целью повышения надежности устройства, в неговведен Форсирующий элемент, выполненный на транзисторе, сток и затворкоторого подключены к шине нулевогопотенциала, а исток соединен свыходом коммутатора, сток транзистора элемента записи соединен с выходом коммутатора, затвор являетсявходом записи устройства, выход формирователя сигнала смены адреса соединен с затвором транзистора элемента разряда, управляющие входы коммутатора соединены с выходами дешифратора разрядов,Ужгород, ул. Проектная 4