Постоянное запоминающее устройство с самоконтролем

(5 о ССС СССР198 ТРОЙк цифрои можетоенииройств. е надеж щего ус на Сл ОСУДАРСТНЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ОПИСАНИЕ ИЗОБР К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВ 3952274/24 11.09.85 23,01.87, А.С, Горбе 681.327,6( Авторское6744, кл. Свторское св57575, кл,(54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕСТВО С САМОКОНТРОЛЕМ(57) Изобретение относитсявой вычислительной техникебыть использовано при пострпостоянных запоминающих устЦель изобретения - повьппени ности постоянного за ройства с самоконтролем. Устройствосодержит регистр 1 адреса, накопитель 2, адресный вход 3, счетчик 4,дешифратор 5, генератор 6 импульсов,элемент И 7, блок 8 декодирования,выход 9, блоки 10 и 11 элементов И,регистры 12 и 13, коммутаторь. 14,сумматор 15 по модулю два, выход 16и блок 17 сравнения. Накопительсодержит несколько блоков, хранящихинформацию, и один блок, хранящийсуммы по модулю два всех одноименныхячеек информационных блоков. С входа3 адресный код поступает на регистр1 (младшая часть) и на счетчик 4(старшая часть) . Дешифратор 5 выбирает блок накопителя 2, к которомупроисходит обращениеСчитанное сло1285538 во при отсутствии ошибки поступаетчерез коммутатор 14 на выход 16.При наличии ошибки блок 8 вырабатывает сигнал, по которому в регистре13 сохраняется считанное слово, ав регистре 12 - адрес блока накопителя 2 старшие разряды адреса). Од-новременно по сигналам с выхода генератора 6 счетчик 4 начинает последовательно изменять свое состояние,обеспечивая обращение ко всем блоИзобретение относится к цифровойвычислительной технике, в частностик запоминающим устройствам.Цель изобретения - повышение надежности устройства,5На чертеже представлена структурная схема запоминающего устройствас самоконтролем.Устройство содержит регистр 1 адреса, накопитель 2, разделенный на(и+1) блоков памяти, и из которыхпредназначено для хранения рабочейинформации совместно с контрольными.разрядами, необходимыми для обнаружения ошибки, а (и+1)-й блок памятипредназначен для хранения информации,представляющей собой поразряднуюсумму по модулю два слов, хранящихся по совпадающим адресам в различных блоках памяти. Устройство такжесодержит адресный вход 3, счетчик 4,используемый при отсутствии ошибокв качестве регистра старших разрядовадреса, определяющих номер конкретного блока. памяти в накопителе 2 спомощью дешифратора 5, генератор 6импульсов, элемент И 7, блок,8 декодирования, выход 9, блоки 10 и 11элементов И, регистры 12 и 13, коммутатор 14, сумматор 15 по модулюдва, выход 16 и блок 17 сравнения .1Устройство работает следующимобразом.На вход 3 устройства от ЗВМ поступает адрес выбираемого слова, причем старшие разряды адреса подаютсяна входы счетчика 4, который при отсутствии ошибок работает как регистрстарших разрядов адреса. С помощью кам накопителя 2 по адресу, хранящемуся в регистре 1. Считываемая информация суммируется в сумматоре. Считывание происходит до тех пор, пока состояние счетчика 4 не сравняется с кодом, хранящимся в регистре 12, о чем свидетельствует сигнал на lвыходе блока 17. При этом слово из регистра 13 поступает в сумматор 15и осуществляется коррекция ошибки,,1 ил. дешифратора 5 выбирается конкретный блок памяти в накопителе 2, Младшие разряды адреса поступают в регистр 1 и определяют выбор конкретной ячейки внутри блока памяти. Считанное слово с информационных выходов накопителя 2 поступает на коммутатор 14 и блок 11 элементов И.Нулевой сигнал с выхода блока 8 декодирования блокирует прохождение импульсов через элемент И 7 на счетный вход счетчика 4, на сумматор 15 и на управляющий вход блока 17 сравнения. Этот же сигнал разрешает прохождение считываемого слова через элементы И блока 11 на регистр 13, Однако через коммутатор 14 информация с выхода регистра 13 на сумматор 15 не проходит, так как на управляющий вход коммутатора 14 с выхода блока 17 сравнения поступает нулевой сигнал. Формирование этого сигнала обеспечивается отсутствием управляющих сигналов на входе блока 17 с выхода элемента И 7, закрытого нулевым сигналом с выхода блока 8 декодирования, Через коммутатор 14 на вход сумматора 15 поступает считанное из накопителя 2 слово, которое просто передается на выход 16 устройства и на блок 8 декодирования. При отсутствии ошибок в считанном слове единичный сигнал прерывания на выходе 9 отсутствует. Нулевой сигнал с выхода блока 8 декодирования, кроме того, обеспечивает прохождение адреса блока памяти с выхода счетчика 4 через элементы И блока 10 на регистр 12, но так как блок 17 срав1285538 Импульсы, поступающие на счетный вход счетчика 4 через элемент И 7, 45 обеспечивают формирование адресов Ц+1), (3+2)-го и т.д. до (и+1)-го блоков памяти. После переполнения счетчик обнуляется и далее продолжает считать, выбирая 1,2 (3-1)-й 50 блоки. памяти. Импульсы с выхода элемента И 7 поступают на блок 17 сравнения, где сравнивается содержимое счетчика 4 и регистра 12, а также на управляющий вход сумматора 15, 55 в котором выполняется поразрядное суммирование по модулю два содержимого одноименных ячеек всех блоков памяти до Ц)-го включительно ДасПостоянное запоминающее устройствос самоконтролем, содержащее нако" питель, адресные входыпервой группы которого подключены к выходу первого регистра, входы которого являются адресными входами первой группы устройства, адресные входы второй группы накопителя подключены к выходам дешифратора, вход которого под ключен к выходу счетчика, установочные входы которого являются адресными входами второй группы устройства,нения блокирован нулевым сигналом по управляющему входу, то этот адрес в дальнейшем не используется. Аналогично происходит считывание других слов из накопителя 2 при отсутствии ошибок.При обнаружении ошибок в считанном слове, например, при обращении к 1-му блоку памяти, блок 8 декодирования выдает единичный сигнал на 10 выход 9 устройства и вычислительный процесс в ЭВМ приостанавливается. Этот же единичный сигнал разрешает прохождение импульсов от генератора 6 через элемент И 7 на счетный 15 вход счетчика 4. Счетчик йереводится в режим счета, причем за начальную установку принимается значение содержимого счетчика в момент обнаружения ошибкн, т,е. номер 1-го блока 20 памяти. На вход 3 устройства новый адрес от ЭВМ не поступает, так как вычислительный процесс приостановлен, поэтому в регистре 1 продолжает храниться адрес той ячейки 1-го блока 25 памяти, при обращении к которой обнаружена ошибка. Единичный сигнал с выхода блока 8 декодирования поступает на запрещающий вход элементов И блока 10 и 11, запрещая тем самым ЗО прием новой информации в регистры 12 и 13. Таким образом, в регистре 12 в момент обнаружения ошибки и в процессе дальнейшей коррекции хранится адрес 3-го блока памяти, а в ре гистры 13 - считанное нз накопителя 2 слово, в котором обнаружена ошибка.При коррекции ошибки, независимо от того, вызвано ее появление отка зом или сбоем, устройство работает следующим образом. ле суммировани;. содержимого ячейки (1-1)-го блока памяти с ранее накопленной суммой в сумматоре 15 формируется код коррекции, содержащий единичную информацию в корректируемых разрядах. Для получения кода слова, не содержащего ошибки, код коррекции необходимо поразрядно суммировать по модулю два с искаженным значением считанного слова. С приходом очередного импульса счета с выхода элемента И 7 в счетчике 4 формируется адрес очередного, т.е, 1-го, блока памяти и происходит обращение к ячейке памяти 3-го блока накопителя 2. Кроме того, адрес 1-го блока памяти сравнивается в блоке 17 сравнения с содержимым регистра 12 по управляющим сигналам, поступающим с генератора 6 через элемент И 7. Поскольку коды сравниваемых слов совпадают, на выходе блока 17 сравнения формируется единичный сигнал, который поступает на коммутатор 14. Этот сигнал запрещает прохождение считанного слова из 1-го блока накопителя 2 на вход сумматора 15, вместо него на вход сумматора поступает код слова, содержащего ошибку, с выхода регистра 13. В сумматоре 15 и происходит коррекция ошибки путем сумми-. рования кода слова и кода коррекции,Полученное истинное значение слова поступает в блок 8 декодирования, на выходе которого формируется нулевой сигнал. Этот сигнал подается на выход 9 устройства для .организации продолжения вычислительного процесса в ЭВМ, блокирует прохождение импульсов от генератора 6 через элемент И 7 и разрешает прохождение информации через элементы И блоков 10 и. 11, Таким образом, выполняется исправление всех обнаруженных ошибок. Формула изобретения1285538 Составитель С. Шустенко Техред Л.Олейник Корректор М, Демчик. Редактор А.ушкина Заказ 7532/54 Тираж 589 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 313035, Москва, Ж, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 тактовый, вход счетчика подключен кпервому входу сумматора по модулюдва и к выходу элемента И, первый ивторой входы которого подключены соответственно к выходу генератора импульсов и к выходу блока декодирования, вход которого подключен к выходу сумматора по модулю два и является информационным выходом устройства, о т л и ч а ю щ е е с я тем,что, с целью повьппения надежностиустройства, оно содержит второй итретий регистры, первый и второй блоки элементов И, блок сравнения и коммутатор, первый информационный входкоторого подключен к выходу накопителя и к первому входу второго блокаэлементов И, второй вход и выходкоторого подключены соответственно к выходу блока декодирования и входутретьего регистра, выход которого подключен к второму информационному входу коммутатора, выход и третий входкоторого подключены соответственнок второму входу сумматора по модулюдва и выходу блока сравнения, первыйвход которого подключен к выходувторого регистра, вход которого подключен к выходу первого блока элементов И, первый вход которого подключен к выходу блока декодирования,второй вход первого блока элементовИ подключен к выходу счетчика и второму входу блока сравнения, третийвход которого подключен к выходуэлемента И, выход блока декодирования является управляющим выходом .устройства.