Запоминающее устройство

,ЯО, 1288759 1 1 С 29/ ПИСАНИЕ ИЗОБРЕТЕНИЯ ЕЛЬСТВУ АВТОРСКОМУ СВИ 54) 57) ОИИН А%А бретение и техникщим устроиименено в тел поми быть тельство СССР С 29/00, 1983. льство СССР 29/00, 1976. тельных к вычислизобредежнос.блоки тения явля ти устройс памят ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИУСТРОЙСТВОотносится к вычисв частности, к за ствам, и может многопроцессорных мплексах. Целью тся повьппение нава. Оно содержит буферный накопитель1288759 11, две группы селекторов 12, 13,две группы блоков 14, 15 коррекции,формирователь 17 одиночного импульса.,блок 16 коррекции, группу элементовИЛИ 18, элемент 20 задержки, элемент ИЛИ 21 и блок 19 местного управления, содержащий группы элементов И 22, дешифраторы 25, элементыИЛИ-НЕ 23, группу элементов 24.задержки и элементы ИЛИ 26. Записы 1Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано в многопроцессорных вычислительных комплексах.Цель изобретения - повьппение надежности устройства.На фиг, 1 изображена Функциональная схема запоминающего устройства; на фиг. 2 - функциональная схема дешифратора блока местного управления.Устройство содержит информационные 1, тактовые 2, установочный 3 и управляющие 4 и 5 входы, управляющие 6-8 и информационные 9 выходы устройства, блоки 10 памяти, буферный накопитель 11, первую 12 и вторую 13 группы селекторов, первую 14 и вторую 15 группы блоков коррекции, блок 16 коррекции, формирователь 17 одиночного импульса, группу элементов ИЛИ 18, блок 19 местного1управления, элемент 20 задержки и элемент ИЛИ 21.Блок 19 местного управления содержит (фиг,1) группы элементов И 22, элементы ИЛИ-НЕ 23, группу элементов 24 задержки, дешифраторы 25 и элементы ИЛИ 26.Каждый дешифратор 25 содержит (фиг.2) формирователи 27 одиночного импульса, элементы И 28, элементы 29 задержки, распределитель 30 уровней напряжения, формирователь 31 импульсов, элемент ИЛИ 32, блоки 33 сравнения и триггеры 34, Число дешифраторов 25, блоков 14 коррекции, селекторов 12, элементов ИЛИ 26 и элементов И 22 в каждой группе равваемая информация поступает на входы буферного накопителя. Благодаряэтому устройство может работать врежимах записи, хранения и считывания одинаковой информации во всехблоках памяти либо в режиме записи в один из блоков памятиинформации, отличающейся от хранимой во всех других блоках памяти. 2 ил. 2но числу блоков 10 памяти, максимальная величина которого определяется конструктивными соображениями.Число элементов ИЛИ 18, элементов ИЛИ-НЕ 23 и элементов 24 задержки, число групп элементов И 22, блоков 15 коррекции совместно с блоком 16, селекторов 13, число информационных 1, тактовых 2 и управляю0 щих 4 и 5 входов, число информационных 9 и управляющих 6 и 7 выходовравно каждое числу информационныхвходов буферного накопителя 11, мак-симальное число которых определяется 15конструктивными возможностями элементов, из которых изготавливаетсянакопитель 11. Число входов 1 можетбыть меньше, равно или больше числаблоков 10 памяти.20 Устроиство работает следующим образом.Устройство может работать в режиме записи одинаковой информации во 25все блоки 10 (фиг.1) и в режимепри котором в один из блоков 10 записывается информация, отличающаясяот записываемой в другие блоки 10.При включении электропитания устройство устанавливается в исходное 30 состояние, для чего формирователь17 (фиг.1) формирует одиночный импульс сброса, по переднему фронтукоторого в дешифраторах 25 устанавливаются в исходное положение распре делители 30 (фиг.2) и, с некоторойзадержкой, запускаются формирователи 31, каждый из которых начинаетформировать последовательность прямоугольных импульсов. По переднему 40 фронту того же импульса сброса ус 1288759танавливается в исходное состояние накопитель 11, при этом на всех выходах 6 устанавливаются уровни логического нуля, а на выходах 7 логической единицы.Импульс сброса поступает на выход 8, в результате чего начинают подаваться сигналы на входы 1 и 2 устройства. По каждому входу 1 поступает информация параллельным двоичным кодом (самокорректирующим или несамокорректирующим) в виде информационных слов, каждое из которых содержит байтыадреса ячейки блока 10, байты информации, разряд операции (при наличии единицы в этом разряде информация записывается в блок 10, а при наличии нуля в этом разряде - считывается из блока 10).Каждое информационное слово записывается в накопитель 11 по переднему фронту тактового импульса, поступившего одновременно на одноименный вход 2. При этом на одноименном выходе 6 появляется уровень логической единицы, запрещая по этому входу 1 запись следующего информационного слова. Запись каждого информационного слова по входу 1 производится независимо от записи по другим входам 1.Рассмотрим работу устройства в режиме записи одинаковой информации . по всем входам 1.После записи последнего по времени информационного слова серия одинаковых слов поступает на каждый блок 14 с выходов накопителя 11, в каждом из блоков 14 исправляются ошибки (если они имеются) путем сравнения между собой всех записываемых информационных слов одной серий, а также путем определения контрольных разрядов и сравнения их с соответствующими контрольными разрядами (если они имеются) в записываемых информационных словах (если инФормация представлена несамокорректирующим кодом) или путем самокорректировки (если информация представлена самокорректирующим кодом). Откорректированное информационное слово с выхода каждого блока 14 через одноименный селектор 12 (на уп:равляющих входах которого присутствуют уровни логического нуля) по"ступает на входы одноименного блока10. При этом на тактовый вход бло 55 поступления информационного слова повходу 1 свыше допустимой величинынакопитель 11 прекращает ожиданиеэтого слова и переписывает на своивыходы уже поступившие в устройствоостальные информационные слова одка 10 поступает с выхода накопителя11 через селектор 12 тактовый импульс, по переднему фронту которого(если в разряде операции информаци онного слова присутствует единица)записываются в блок 10 байты информации по адресу, код ко"орого содержится в адресной части этого информационного слова (если в разряде операции присутствует нуль, тосчитывается информация из блока 10по тому же адресу). Таким образом,во все блоки 10 одновременно записывается (или считывается) одинаковая информация по одинаковым адресам.С выходов каждого блока 1 О информационное слово поступает на одноименные входы блока 16 и блоков 15,С выходов блока 16 и блоков 15 откорректированное слово через одноименный селектор 13 (на всех управляющихвходах селекторов 13 присутствует ккод логического нуля) поступает навыход 9. На всех выходах 9 в этомслучае появляются одинаковые информационные слова.Функционирование блока 16 и блоков 15 аналогично функционированиюблока 14.После появления импульса на тактовом выходе накопителя 11 на выходах 6 появляются уровни логического нуля, разрешая запись в накопители 11 следующей серии информационных слов. Если по какому-либоиз входов 1 начинают поступать систематические или случайные ошибки водном и том же информационном словеразных серий или если это информационное слово в разных сериях систематически, случайно запаздываетсвыше заранее заложенной в накопителе 11 допустимой величины, то 45прием информации по этому входу 1через допустимое суммарное количество сбоев и опозданий прекращается,а уровень логической единицы с одноименного выхода 6 не снимается, запрещая передачу информации в устройство по этому входу 1.В случае одноразового опоздания. ной и той же серии (при этом к суммарному числу сбоев и опозданий поэтому входу 1 в счетчике накопителя11 прибавляется единица). Отсутствиев этом случае на каком-либо входе 5любого блока 14 информационного слова не влияет на правильность слова,получаемого на выходе этого блока 14,Сброс накопителя 11 в исходное состояние происходит по сигналу на входе 3,В другом режиме работы один изблоков 10 используется для хранения,записи или считывания информации,15отличающейся от информации, параллельно хранящейся во всех другихблоках 10. С этой целью по входу 4,одноименному с используемым дляэтой цели входом 1, одновременнона все дешифраторы 25 поступает20код номера блока 10. Затем на одноименный вход 5 выставляется сигналлогической единицы, по переднемуфронту которого в каждом дешифраторе 25 происходит дешифрация коданомера блока 10. На выходах дешифратора 25, в котором код на входе4 совпал с записанным ранее в этомдешифраторе 25 кодом номера блока10, формируется двоичный код, поступающий на одноименный с этим дешифратором 25 селектор 12, которыйподключает одноименный блок 10 ксоответствующим входу 1 и входу 2,минуя накопитель 11.С выходов этого дешифратора 25через одноименный с ним элементИЛИ 26 уровень логической единицы поступает также на входы одноименныхэлементов И 22 каждой группы, на первый вход каждого из которых поступает уровень логической единицы свыхода соответствующего дешифратора 25. В результате открывается один 45из элементов И 22 в группе, одноименной с входом 1, по которому будетосуществляться прием информации вэтот выбранный блок 10. С выходовэлементов И 22 параллельный двоичный код поступает на управляющиевходы одноименного селектора 13,который подключает выход блока 10,минуя соответствующий блок 15, квыходу 9. Таким образом, с помощьюлюбого дешифратора 25 может бытьПодключен одноименный с ним блок10 к любому входу 1 и одноименномус ним выходу 9. 9 6С выхода дешифратора 25 уровень логической единицы через одноименный элемент ИЛИ-НЕ 23 поступает на выход 6, запрещая по выбранному входу 1 совместную с другими входамипередачу информации, При этом с инверсного выхода этого элемента ИЛИ-НЕ 23 через элемент 24 задержки на выход 7 поступает уровень логического нуля, который разрешает самостоятельную передачу информации в соответствующий блок 10 независимо от записи серии одинаковых информационных слов по другим входамПри этом совместная запись и считывание серии одинаковыхинформационных слов по другим входам 1 не прекращается.Переключение любого блока 1 О на самостоятельную работу производится в промежутке между приемами серий информационных слов. Отсутствие информационного слова в этом случае на каком-либо входе любого блока 14-16 корректируется этим же блоком 14-16 с помощью инФормации на других его входах. Так как по выбранному для одиночной работы входу 1 начинает поступать информация, отличная от информации на других входах 1 и не совпадающая с ней по моменту времени приема, накопитель 11 отключается от приема информации по входу 1, выбранному для одиночной работы, восстанавливая прежнюю скорость приема информационных слов,После окончания самостоятельной работы по выбранному входу 1 уровень логической единицы с одноименного входа 5 снимается, вследствие чего на одноименном выходе выбранного дешифратора 25 появляется уровень логического нуля, который поступает на одноименный элемент ИЛИ 18, а через одноименный элемент 24 задержки на выход 7 поступает уровень логической единицы. В течение времени задержки элемента 24 работавший самостоятельно блок 10 опять подключается к одноименным блокам 14-16.По переднему фронту сигнала логической единицы с выхода 7 останавливается поступление информации на все входы 1, и через вход 3 осуществляется установка накопителя 11 в исходное положение. При этом на одноименном выходе 6 появляется уровень логического нуля, свидетельст 12887вукнций о том, что вход 1, по которому велась самостоятельная запись информации, готов для совместной работы с другими входами 1.Формула изобретенияЗапоминающее устройство, содержащее блок коррекции и блоки памяти, выход каждого из которых подключен к соответствующему входу блока коррекции, о т л и ч а ю щ е е с я тем, что, с целью првьппения надежности устройства, в него введены буферный накопитель, группы селекторов, группы блоков коррекции, формирователь одиночного импульса, элемент ИЛИ, группа элементов ИЛИ, элемент задержки и блок местного управления, одни из входов и выходов которого являются управляющими входами и одними из управляющим выходов устройства., другой вход блока местного управления и первый вход элемента ИЛИ подключены к выходу формирователя одиночного импульса, выход элемента ИЛИ соединен с входом элемента задержки, выход которого подключен к входу ус- . тановки буферного накопителя, управляющие выходы которого соединены с 1 первыми входами элементов ИЛИ группы,тактовый выход буферного накопителя соединен с тактовыми входами се 5.98лекторов первой группы, информационные выходы буферного накопителя подключены к соответствующим входам блоков коррекции первой группы, выходыкоторых соединены с одними иэ информационных входов селекторов первойгруппы, выходы которых подключенысоответственно к входам блоков памяти, выходы которых соединены с соответствующими входами блоков коррекции второй группы и одними из информационных входов селекторов второйгруппы, другие информационные входыкоторых подключены соответственно квыходам блоков коррекции второй группы и блока коррекции, другие выходыблока местного управления подключены соответственно к управляющим входам селекторов групп и к вторым входам элементов ИЛИ группы, выходы которых и выход элемента задержки являются другими управляющими выходамиустройства, установочным входом которого является второй вход элемента,ИЛИ, информационные входы буферногонакопителя и другие информационныевходы селекторов первой группы являются информационными входами устройства, тактовые входы буферного накопителя и другие тактовые входы селекторов первой группы являются тактовыми входами устройства, информационными выходами которого являются выходы селекторов второй группы,/5 Производственно-полиграФическое препприятие, г. Ужгород, ул, Проектн ИИПИ Госупо делам113035, Москва Тираж 611рственного комитета СССРзобретений и открытийЖ, Раушская наб., д.