Запоминающее устройство на кмдп транзисторах

(19) 01 5534 А Д 1 4 С 1 1 С 11/40 ОПИСАНИЕ ИЗОБРЕТЕНИ ИДЕТЕЛЬСТВ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО НА КМДТРАНЗИСТОРАХ(57) Изобретение относится к вычислительной технике и может быть при менено для разработки схем памяти,Целью изобретения является повышение быстродействия. Поставленнаяцель достигается тем, что в устройство введены элементы И-НЕ 6 с соответствующими связями, В, режиме выборкиэлемент И-НЕ 6 выключает разрядныекоммутаторы 2 после того, как на входах-выходах триггера 3 появится информация, Таким образом, триггер 3оказывается отключенным от разрядных шин 8, 9 матричного накопителя1 и не перезаряжает большие паразитные емкости этих шин, что приводитк повышений быстродействия, 2 ил.Изобретение относится к вычислительной технике и может быть применено для разработки схем памяти.Цель изобретения - повышение быстродействия устройства. 5На фиг. 1 представлена принципиЬ- альная электрическая схема устройства, на фиг, 2 - временная диаграмма.Запоминающее устройство содержит матричный накопитель 1, разрядный 10 коммутатор 2, триггер-защелку 3, блок 4 ключей, формирователь 5 импульсов, элемент И-НЕ 6 на два входа,Адресные шины 7 матричного накопителя 1 являются входами первой группы устройства, а разрядные шины 8 и 9 накопителя подключены к входам разрядного коммутатора 2, выходы 10 и 11 которого соединены с входами-выходами триггера-защелки 3, а управляющие входы 12 коммутатора 2 соединены с выходами элементов И-НЕ 6 на два входа. Управляющий вход 13 триггера-защелки 3 .соединен с выхо 25 дом формирователя 5 импульсов, вход которого соединен с выходом блока 4 ключей, входы которых соединены с шинами 7 входов первой группы устройства. Первые входы элементов И-НЕ 6 соединены с выходом формирователя 5 импульсов, вторые входы являются входами 14 второй группы устройства, а выходы элементов И-НЕ соединены с входами разрядного коммутатора 2.Устройство работает следующим об разом.Пусть в выбранной с помощью входов 7 первой группы устройства и входов 14 второй группы устройства ячейке записана такая информация, что при подключении ячейки к разрядным шинам на шине 8 потенциал падает, а на шине 9 - растет. На управляющие входы 12 разрядного коммутатора при этом поступает положительный потенциал, который передает этот потенциал на входы"выходы триггера-защелки, устанавливая на выходе 10 потенциал меньше, чем на выходе 11.Одновременно сигнал с входов первой группы устройства поступает на адресные шины накопителя, на конце которых находится блок 4 ключей. Транзистор блока 4 ключей, соответствующий выбранной адресной шине, от крывается и на выходе формировйтеля 5 импульсов вырабатывается импульс положительной полярности, который, поступая на вход элемента И-НЕ б, устанавливает на его выходе 12 нулевой потенциал, закрывающий транзисторы разрядного коммутатора, Разрядные шины отключаются от входов-выходов триггера-защелки. Одновременно стробирующий импульс с выхода формирователя 5 импульсов осуществляет подключение триггера-защелки к общей шине и установку на выходе 10 нулевого потенциала, а на выходе 11 - потенциала, равного напряжению источника питания. Информация, записанная в ячейке памяти, оказывается переписанной в триггер-защелку.Время появления стробирующего,импульса на выходе формирователя 5 определяется временем распространения сигнала первой группы устройства по адресной шине накопителя, Элемент ,И-НЕ обеспечивает отключение разрядных шин, имеющих существенную паразитную емкость, от входов-выходов триггера-защелки при считывании информации, что увеличивает скорость переключения триггера-защелки и следовательно быстродействие схемы.Формула изобретенияЗапоминающее устройство на КИДП- транзисторах, содержащее матричный накопитель, адресные шины которого являются входами первой группы устройства, а разрядные шины подключены к разрядному коммутатору, блок ключей, триггер-защелку, входы-выхоцы которого являются числовыми выхо. дами устройства и соединены с выходами разрядного коммутатора, формирователь импульсов, выход которого соединен с управляющим входом триггера-защелки, а вход - с выходом блока ключей, входы которого соединены с адресными шинами матричного накопителя, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены элементы И-НЕ, первые входы которых являются входами второй группы устройства, вторые входы соединены с выходом формирователя импульсов, а выходы подключены к входам разрядного коммутатора,1285534 и Составитель С.Королевактор А.Шишкина Техред Л.Олейник КорректорИ.Самборская аказ 7532/5 Ф Тираж 58 ВНИИПИ Государственно по делам изобретений 113035 Иосква, ЖЫ О 9о комитета Си открытийРа ская на ПодписноеР