Элемент памяти

СООЭ СО 8 ЕТСНИХавлваспеасакРЕСПУБЛИН 8012872 С 11 С 11/40 ОПИСАНИЕ ИЗОБРЕТЕНИЯХ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Х ОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(57) Изобретение относится к областивычислительной техники и может бытьиспользовано для построения интег: ральньи полупроводниковых запоминаюЩих устройств. Цель изобретения -упрощение элемента памяти и повышение его степени интеграции - дости- Ргается введением второго ключевого транзистора и нагрузочного транзисто-, ра. Элемент содержит ключевые транзисторы 1 и 2, нагруэочный транзистор 3, конденсатор 4, шину 5 питания и шину 6 нулевого потенциала. Введение второго ключевого транзистора 2 и нагрузочного транзистора 3 позволило упростить предложенный элемент и повысить степень его интеграции за счет исключения иэ прототипа второго конденсатора и образования конденса-, тора 4 емкостью между затвором и "истоком транзистора 1. 1 ил.1 128723Изобретение относится к вычислительной технике и может быть использовано для построения интегральных полупроводниковых запоминающих,устройств. 5Целью изобретения является упрощение элемента и повышение его надежности.На фиг.1 представлена электрическая схема предложенного элемента; 10 на фиг.2 - временные диаграммы, поясняющие его работу.Элемент содержит ключевые транзисторы 1 и 2, нагрузочный транзистор 3, накопительный элемент на конденсаторе 4, шину 5 питания и шину б нулевого потенциала. На .шину 5 питания подается импульсное напряжение отрицательной полярности.Элемент работает следующим образом.Первое устойчивое состояние устройства определяется нулевым напряжением на затворе транзистора 1, т,е. 11 = О,при этом транзисторы 1 и 2 закрыты (сопротивление их каналов имеет максимальное значение). В этом состоянии напряжение на стоке транзистора 3, который является выходом устройства, равно нулю, т.е. З 0 Пых памяти, повышению надежности его35,работы, улучшению условий согласова 40 45 50 55 Переход из первого устойчивого состояния во второе начинается с момента подачи на вход устройства отрицательного импульса, амплитуда которого по абсолютной величине превышает напряжение транзистора 1, т.е.Бн ) пр 1 (фиг.2 б) . При этом заряжается конденсатор 4 и открывается транзистор 1. Параметры схемы элемента выбраны такими, что после окончания действия на входе информационного сигнала к моменту прихода импульса на шину 5 питания конденсатор 4 не успевает разрядится до напряжения меньшего по абсолютной величине П,ор (фиг,2 в). Импульс, пришедший .с шины 5 через открытый транзис,тор 1 поступит на сток транзистора 3, т.е. на выход устройства, а так как исток транзистора 1 соединен со стоком транзистора 3 и затвором- транзистора 2, то на время, равное длительности импульсаь, откроется транзистор 2, и произойдет "подзарядка" конденсатора 4 через открытый транзистор 2 и нагрузочный транзистор 3 от источника питания (не 2 гпоказан). В дальнейшем в результате постоянного подзаряда конденсатора 4 от источника питания на затворе транзистора 1 будет поддерживаться отрицательное напряжение относительно истока, обеспечивающее открытое состояние транзистора 1 к моменту прихода очередного импульсаот источника питания.Таким образом, элемент находитсяво втором устойчивом состоянии,характеризуемым наличием на еговыходе отрицательных импульсов(фиг.2 г), Это устойчивое состояниеподдерживается сколь угодно долгоблагодаря постоянном подзаряде конденсатора 4 через транзисторы 2 и 3от источника питания,В исходное состояние элемент можно перевести, разрядив конденсатор4 до напряжения, меньшего по абсолютной величине Упор, В результате транзистор 1 закроется, и элемент перейдет в первое устойчивоесостояние,Отсутствие конденсатора, затрудняющего реализацию устройства в интегральном исполнении по полупроводниковой технологии, и использование источника питания импульсным напряжением отрицательной полярности приводит к упрощению элемента ния с внешними устройствами,Формула изобретения Элемент питания, содержащий накопительный элемент на конденсаторе, одна иэ обкладок которого является входом элемента памяти и соединена с. затвором первого ключевого транзистора, другая обкладка конденсатора соединена с истоком первого ключевого транзистора, шину питания и шину нулевого потенциала, о т л и - ч а ю щ н й с я тем, что, с целью упрощения элемента и повышения его надежности, в него введены второй ключевой транзистор и нагрузочный транзистор, исток которого соединен с шиной нулевого потенциала, затвор и сток нагрузочного транзистора соединены с затвором второго ключевого транзистора , с другой обкладкой конденсатора и являются выходом элемента памяти, стоки первого и вто3 1287232 4рого ключевых транзисторов подключе- чевого транзистора соединен с затвоны к шине питания, исток второго клю- ром первого ключевого транзистора.а/ПОР г Составитель А.Воронинолинич Техред А.Кравчук Редакт чик ректор писное каз 7724/56ВНИИП Тираж 589 ПодИ Государственного комитета СССРо делам изобретений и открытий035, Москва, Ж, Раушская наб., д.4/ зводственно-полиграфическое предприятие, г.ужгород,. ул.Проектная, 4