Буферное запоминающее устройство

СОЮЗ СОВЕТСНИХСОЦИАЛ ИСТИЧЕСНИХРЕСПУБЛИН ц 4 С 11 С 19/00 ОПИСАНИЕ ИЭОБРЕТЕНИ АВТОРСНОМУ СВИДЕТЕЛЬСТВУ с еОСУДАРСТВЕННЫЙ НОМИТЕТ СССР О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ(56) Авторское свидетельство СССР У 511631 кл. С 11 С 19/00, 1974.Авторское свидетельство СССР У 881855, кл. С 11 С 9/00, 1980. (54) БУФЕРНОЕ ЗАПОМИНА 10 ЩЕЕ УСТРОЙСТВО(57) Изобретение относится к вычислительной технике и может быть использовано в качестве буферных запоминающих устройств систем обработки информации. Цель изобретения - повышение надежности устройства. Буфер",801287235 ное запоминающее устроиство содержитэлементы И-НЕ 1, элементы И-НЕ 2,триггер 3, стробирующий вход 4, информационные входы 5, элемент 2 ИНЕ 6, триггер 7, установочный вход 8,элемент И-НЕ 9 и элемент НЕ 1 ОУстановка устройства осуществляетсяподачей импульса на вход 8. Инфор-мация с входов 5 (импульсы) по сигналу с входа 4 через элементы 1 и 2устанавливает триггер 3. При записиединицы сигнал с выхода триггера через элемент 9 блокирует входзаписи единицы. По окончании импульустройства, 1 ил,са на входе 4 сигнал с выхода элеменО та 6 блокирует информационные входы эФ о р м у л а изобретения 1287235Изобретение относится к вычислительной технике и может быть использовано н качестве буферных запоминающих устройств систем обработки информации, 5Цель изобретения - повышение надежности устройства.На чертеже приведена функциональная схема буферного запоминающего устройства. 10Буферное запоминающее устройство содержит элементы И-НЕ 1, элементы И-НЕ 2, триггер 3, стробирующий вход 4, информационные входы 5, элемент 2 И-НЕ 6, триггер 7, установочный вход 8, элемент И-НЕ 9 и элемент НЕ 10.В исходном состоянии н ВЯ-триггер 3 будет записана информация, которая была принята в предыдущем такте приема информации, на инверсном выходе триггера 7 будет лог."1". При подаче сигнала на вход 8 триггер 7 перекинется н единичное состояние, на его инверсном выходе появится лог."0", а на выходе элемента 2 ИНЕ 6 - лог."1", которая разблокирует входы элементов И-НЕ 1 и 2, Буферное запоминающее устройство готово для приема информации. Информация может поступать на входы 5 н импульсном виде, причем при записи единицы кодовый, импульс поступает на вход элемента И-НЕ 2, выход которого связан с Я-входом триггера 3 35 для установки его в единичное состояние, а при записи нуля кодовый импульс поступает на вход элемента И-НЕ 1, выход которого связан с К-входом триггера 3 для установки , 40 его в нулевое состояние. Запись информации н триггер 3 начинается с появлением импульсного сигнала на стробирующем входе 4 и разрешена на всем протяжении этого сигнала. ф 5 Лог."1" на выходе элемента 2 И-НЕ 6 поддерживается на входе этого элемента сигналом лог. "0" с выхода элемента НЕ 10, на входе которого присутствует лог."1 " стробирующего импульса. По окончании стробирующего им 2пульса на входе 4 на выходе схемы 2 И-НЕ 6 появляется лог."0", блокирующий входы элементов И-НЕ 1 и 2. Элементы И-НЕ 9 лог. "0" на своем выходе блокируют входы элементов И-НЕ 1 сразу же после записи единиц в триггер 3. Перед записью очередной информации на вход 8 подается сигнал, устанавливающий триггер 7 в единичное состояние. На инверсном выходе триггера блокировки 7 появляется лог. "0", поступающий на вход элементов И-НЕ 9, на выходах которых формируется лог. "1", снимающая блокировку с входов элементов И-НЕ 1. Буферное запоминающее устройство, содержащее группу триггеров, выходы которых являются выходами устройства, первые и вторые входы триггеровгруппы подключены к выходам элемен=тов И-НЕ соответственно первой и второй группы, первые входы которых янляются информационными входами устройства, вторые входы элементов И-НЕпервой и второй групп подключены квыходу элемента И-НЕ первый нвторой входы которого подключены соответственно к первому входу и к выходу триггера, второй вход триггера является установочным входом устройстна, третьи входы элементов И-НЕпервой и второй групп являются стробирующим входом устройства, о т л ич а ю щ е е с я тем, что, с целью повышения надежности устройства, оносодержит элементы И-НЕ третьейгруппы и элемент НЕ, вход которогоподключен к третьим входам элементов И-НЕ первой и второй групп, выход элемента НЕ подключен к первомувходу триггера, выход которого подключен к первым входам элементовИ-НЕ третьей группы, вторые входыэлементов И-НЕ третьей группы подключены к выходам триггеров групп,выходы элементов И-НЕ третьей группы подключены к четвертым входамэлементов И-НЕ первой группы.