Запоминающее устройство

СОЮЗ СОВЕТСНИХ СОЦИАЛИСТ ИЧЕСН 85532 РЕСПУБЛИК 4 С 11 С 1 л,ЬСТ 24 юл. Мд 3Л.И.Воскобойнико .НлГапонов(088,8Элект- М.: ные вычисли ергия, 1979 ритании04 Х 1/40, опубли 1 лф 1ФО ЮУ 35 ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИК АВТОРСКОМУ СВИ(57) Изобретение относится к вычислительной технике и используется в цифровых запоминающих устройствах, Цельизобретения - повышение информационной емкости устройства. Поставленнаяцель достигается за счет введения вустройство мультиплексоров 1-3, преобразователя 9 кодов, двух групп блоков 19-28 сравнения, элементов И-НЕ10-12, регистров 7,8, блока 29 постоянной памяти, элемента ИСКЛЮЧАЮЩЕЕИГА 30, что позволяет повысить ин1285532 формационную емкость устройства присохранении скорости записи, Управление записью осуществляется блоками19-28, которые формируют сигналы управления преобразователем 9 кодов,Изобретение относится к вычислительной технике, в частности к лапоминающим устройствам, и может бытьиспользовано в устройствах обработкицветовых сигналов в, качестве буферного запоминающего устройства в кодере видеосигналов,Цель изобретения в . повьппение информационной емкости устройства.На фиг, 1 изображена функциональная схема устройства; на фиг. 2 -таблица кодировки преобразователякода.Устройство содержит мультиплексоры 1-3, блоки 4-6 оперативной памяти,регистры 7 и 8, преобразователь 9 кодов, элементы И-НЕ 10-12, элементыИЛИ 13-15, адресные счетчики 16-18,блоки 19-22 сравнения первой группы,блоки 23-28 сравнения второй группы,блок 29 постоянной памяти, элементИСКЛЮЧАЮЩЕЕ ИЛИ ЗО, шину 31 нулевогопотенциала, первые 32 и вторые 33 информационные входы, управляющие 3439 и выходы 40 устройства,Устройство предназначено для такойупаковки сжатой видеоинформации,прикоторой исключаются "окна" в памяти,соответствующие нулевой информации.При этом в качестве таблицы распределения памяти использовано свойство тех точек телевизионного изображения, которые передаются без сжатия. Это позволяет отказаться от таблицы распределения памяти, а на приемном конце канала связи, куда считывается информация из памяти, посвойствам точек изображения, не подвергнутых сжатию, восстановить нарушенный поток информации.Алгоритм работы устройства связанс особенностью алгоритма сжатья, покоторому работает кодер, выдающийинформацию на вход данного устройства. Алгоритм сжатия относится к подключающим только тот информационный вход мультиплексора к тому блоку памяти, в который в предыдушем такте информация не записывалась, 2 ил.1 табл. 2области блочного кодирования, прикотором кадр видеоинформации разделяется на блоки, например, размером4 х 4, 8 к 8, 16 х 16 и т.д точек ви деоизображения. Для каждого блокавыделяют одну точку, называемуюопорной, и записывают в память безизменений. Эта память не рассматривается, Остальные точки блока сравниваются в кодере с этой опорной итремя другими опорными точками, которые сравниваются между собой, ана входы блоков 19-22 поступают этиже опорные точки и 15 точек внутренних кодируемых блоков. Блоки 19-22вырабатывают признак "Равно", блоки23-28 - "Не равно".Сравнение опорных точек между собой позволяет выяснить, сколько этихточек совпадает между собой. Совпадение этих точек между собой означает,что в видеоизображении присутствуетоднородная область. Все внутренние 2 15 точек сравниваются не с четырьмя,а с одной точкой. Для двух отличающихся точек результат сравнения выражается одним разрядом: например,совпадение с первой точкой - "О",совпадение с второй - " 1". Другимисловами, результат сравнения опорныхточек позволяет сформировать управляющие сигналы для записи информациив тот или иной блок памяти.35Выходы "Больше" и "Меньше" блоков23-28 объединены с помощью блока 29.Результат сравнения опорных точекмежду собой выражается двухразряднымкодом, приведенным в таблице, первые 40 шесть колонок которой соответствуюткодам на выходах "Равно" блоков 2328, а две последние - выводам блока29: Ор и 1 р.Выходной код блока 29 означает, 4 что дпя двух первых магистралеймультиплексоров 1-3 присутствует12855 32 3либо "нуль-битовая" кодировка (от- .сутствует информация), либо занятаинформацией одна магистраль, либодруга, либо обе вместе,Одновременно со сравнением опор 5ных точек между собой происходитсравнение внутренних точек, блока сопорными. При этом на входы блоков19-22 поступает поток информации отвсех внутренних точек блока по одно Ому из информационных входов устройства. Например, при трехбитовомпредставлении каждой точки с помощьюблока 19 сравнивается 15 трехбитовыхкомбинаций сигналов с одной опорной 15точкой из трех битов, АнаЛогичноесравнение происходит в блоках 20-22соответственно с кодами трех другихопорных точек. Сигналы неравенствавнутренних точек с опорными собираются с помощью элементов 30. Приэтом формируют сигнал "Признак несовпадения" (ПрзНс). Этот сигналсвидетельствует о том, что в кодируемом блоке есть точки, отличающиеся от опорных. Поэтому по всемтрем входным магистралям 33 на входмультиплексоров 1-3 из кодера поступает информация,Таким образом, на первые три входа преобразователя 9 поступают управляющие сигналы, определяющие сколькои какие информационные магистралина входе мультиплексоров 1-3 заняты,Каждая посыпка информации сопровождается синхросигналами занесенияЗнс 1 и Знс 2, поступающими на управляющие входы 38 и 39 устройства,т,е, на входы разрешения записи информации в регистры 7 и 8, 40Поскольку размерность кода заключена в соотношении между опорными точками, то запоминая эту информацию в регистрах 7 и 8, можноучесть, какой блок памяти перед этим 45был загружен и какой после этого следует загружать.Закодированная информация поступает на входы мультиплексоров 1-3.Входные шины соединены таким образом, что порядок их подключения ккаждому мультиплексору сдвигаетсяпо отношению к предыдущему. Например, если первая шина подключена кмультиплексору 3 на первый вход, то 55к мультиплексору 2 - на второй, ак мультиплексору 3 - на третий. Аналогично сдвигаются номера двух других шин. Преобразователь 9 вырабатывает порядок подключения входныхшин на выход каждого мультиплексора,т.е. определяет порядок записи информации в блок 4 памяти либо в блок5 памяти, либо в блок 6 памяти, либоодновременно во все три.При этом перед записью информациина адресных входах памяти формируютадрес записи с помощью счетчиков 1618 адреса. Для этого на управляющийвход 34 подают сигнал разрешения, ана входы выборки кристаллов памятиблоков 4-6 соответствующие сигналывыборки, которые формируются на выходе преобразователя 9. На входе этого преобразователя в порядке возрастания разрядов от младших к старшимустанавливают следующие сигналы:признак несовпадения ПрзНс; нулевойразряд номера опорных точек Ор; первый разряд номера опорных точек 1 р;нулевой разряд регистра 8 Ор Рг 1;первый разряд регистра 8 1 р Рг 1; нулевой потенциал.На выходе преобразователя 9 в порядке возрастания от младших к старшим разрядам формируются сигналы:нулевой разряд управления мультиплексорами Ор МБ; первый разряд управления мультиплексорами. -1 р ИЯ;первый сигнал выборки Зп 1; второйсигнал выборки Зп 2; третий сигналвыборки Зп 3; нулевой разряд регистра 7 Ор Рг 2; нулевой разряд регистра 7 1 р Рг 2.Организация блоков памяти 4-6 традиционна. Каждый блок памяти представляет собой накопитель информации, в который параллельно записывают или считывают 15 разрядов.В таблице кодировки (фиг,2) приведена кодировка преобразователя 9,выполненного в виде программируемого постоянного запоминающего устройства (ППЗУ), Колонки 2-6 определяютвходную информацию ППЗУ, а колонки7-13 - выходную, Первые 16 строк отражают кодировку ППЗУ для случая совпадения всех промежуточных точек блока с опорным, строки 17-32 - случайнесовпадения хотя бы одной точки блока с опорными, когда информация поступает без сжатия,Первые четыре строки таблицы кодировки отражают случай "нуль-битовой" кодировки, когда все опорныеточки совпадают между собой, а внутренние совпадают с опорными и черезмультиплексоры 1-3 информация не про85532 6память нулевой информации, т,е. увеличивает информационную емкость, что, приводит к уменьшению времени занятия канала связи. Запоминающее устройство, содержащее блоки оперативной памяти, первые 10 входы которых являются первым управляющим входом устройства, адресные 15 ИЛИ, выходы которых соединены соот 5 12ходит. В пятой строке описан случай,когда на входы мультиплексоров 1-3поступает информация по одной шине,При этом формируется сигнал записиЗп 1, который через элемент 12 приналичии на входе управляющей шины 37сигнала разрешения СЯ (сигнал синхронизации) равного по длительностисигналу записи, поступает на входвыборки блока 6 памяти и одновременно формирует адрес счетчика Сч А18. На выход мультиплексоров 1-3подключается первая шина, запись информации происходит только в блок 6памяти. Б два других блока памятизаписи информации нет,По сигналу Ор Рг 2 формируется навыходе преобразователя 9 единица,которая заносится в нулевой разрядрегистра 7 под действием сигналаЗнс 2, подаваемого по управляющейшине 38. Сигнал занесения Знс 1, подаваемый по управляющей шине 39, поступает во время формирования первого обращения на запись данных в устройство. Поскольку на выходах регистра 8 в этот момент логический"0", преобразователь 9 воспринимаетэтот сигнал как признак того, чтоинформацию следует через мультиплексор 3 записать в блок 6 памяти.Последующее обращение в памятиприведет к записи информации из регистра 7 в регистр 8, т,е, к формированию на выходе дешифратора (непоказан) сигнала записи Зп 2 и записиинформации в блоке, 5 и т,д,На выходе преобразователя 9 последовательно формируется двухразрядный код, подаваемый на управляемыевходы мультиплексоров 1-3,Одновременно счетчики 16-18 каждый сигнал записи Зп 1, Зп 2, Зп 3 воспринимают каксигнал приращения адреса на единицуи выставляют адрес на соответствующие блоки 4-6 памяти,При поступлении на выход преобразователя 9 сигнала признака несовпадения промежуточной точки с любойиз опорных точек (колонка 2, строки17-32) на выходе дешифратора формируется сразу три сигнала Зп 1, Зп 2,Зп 3, которые разрешают запись данныходновременно в три блока 4"6 памяти,и формируют одновременно .с помощьюсчетчиков 16-18 три адреса,Предлагаемое устройство предназначено для использования на выходе кодера и позволяет исключить запись в9 20 25 30 35 40 45 50 55 формула изобретения счетчики, выходы которых соединенысоответственно с вторыми входамиблоков оперативной памяти, элементы ветственно с первыми входами адресных счетчиков, вторые входы адресныхсчетчиков являются вторым управляющим входом устройства, первые входыэлементов ИЛИ являются третьим управляющим входом устройства, выходыэлементов ИЛИ соединены соответственно с третьими входами блоков оперативной памяти, выходы которых являются выходами устройства, шину нулевого потенциала, о т л и ч а ю щ ее с я тем, что, с целью повышенияинформационной емкости устройства,в него введены мультиплексоры, пре-,.образователь кодов, блоки сравненияпервой и второй групп, элементы И-НЕ,регистры, блок постоянной памяти иэлемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с первым входом преобразователя кодов, входы элементаИСКЛЮЧАЮЩЕЕ ИЛИ соединены с выходамиблоков сравнения первой группы, выходы блоков сравнения второй группысоединены с входами блока постояннойпамяти, выходы которого соединены соответственно с вторым и третьим входами преобразователя кодов, выходыпервого регистра соединены соответственно с четвертым и пятым входамипреобразователя кодов, первый, второй и третий выходы которого соединены соответственно с первыми входамиэлементов И-НЕ, вторые входы которыхявляются четвертым управляющим входом устройства, четвертый и пятыйвыходы преобразователя кодов соединены с первым и вторым входами второгорегистра, выходы которого соединеныс первым и вторым входами первогорегистра, третьи входы регистров подключены к второму управляющему входуустройства, четвертые входы регистровявляются соответственно пятым и шестым управляющими входами устройства,1285532 1 2 3 4 5 б Ор 1 р Комбинация О О Нуль-битовая"кодировка О Х Х Несуществующаякомбинация О Х Х То ше ХН О О О О О О О О О О О О О О О выходы элементов И-НЕ соединены соответственно с вторымн входами элементов ИЛИ, входы блоков сравнения второй группы и первые входы блоковсравнения первой группы являютсяпервыми информационными входами устройства, шестой выход преобразователя кодов соединен с первыми входами мультиплексоров, вторые входы которых являются вторыми информационнымивходами устройства, выходы мультиплексоров соединены соответственнос четвертыми входами блоков оперативной памяти, шестой вход преобразователя кодов соединен с шиной нулевогопотенциала. 1 ОО1 1Комбинации 9 70 77 72 0 0 0 0 0 7 0 0 Несущесябующая комбинация Х Х Х Х 0 0 7 0 Нес щест 3 юля комоиноция Х Х Х Х 0 1 0 О 10 7 0 Несуилест 3 ующая комоинаиия Х Х Х Х Х Х Х Х Х Х х Х Х Х Х Х 16 Х Х Х Х 7 7 7 - 75 1 7 Нес щестп 3 ющая комоина ия Х Х Х Х г 7 7 1 Несущестфницая комдииа ия Х Х Х Х 1 О Нес ицест 8 ющая ионбима и Х Х Х Х Х Х Х Х 30 Х Х Х Х Х Х Составитель А.ВоронинТехр ед Л. Олейник Корректор Н. Король Редактор А, Шишкина 7532/54 Тираж 589 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д.4/5 Заказ Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4