Запоминающее устройство с контролем информации
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1288758
Автор: Иванов
Текст
СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 4 С 11 С 29/00 АРСТВЕННЫЙ КОМИТЕТ СССРЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ГО ОПИСАНИЕ ИЗОБРЕТЕНИК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Иванов М.А., Кларин А.П Тышкевич В.Г. Методика оперативного анализа информации искровых камер гамма-телескопа. - Методологические аспекты применения ЭВМ в ядерной фи зике и технике. - М.: Атомиздат, 1981, с. 37-45.Авторское свидетельство СССР В 1032481, кл. С 11 С 29/00, 1983.(57) Изобретение относится к области вычислительной техники, может быть использовано для построения буферных запоминающих устройств (ЗУ) или устройств отображения информации и обеспечивает расширение функциональных возможностей за счет обеспечения контроля ЗУ при его работе в реальном масштабе времени. Устройство содержит блок 1 памяти, блок 2 управления, коммутатор 3 сигнатурный анализатор 4, элемент И 5, регистр 6, элемент 7 задержки.с блок 8 сравнения, элемент И 9, инди- у1288758катор 1 О, Сигнатурный анализатор 4 лю м и И регистров 17 (И - степеньсопержит блок 14 деления по модулю примитивного многочлена над полемс(, И блоков 15 умножения по моду- СГ(о ); К = 1 п/(1 ор,сС 1(, где и -лю ., К блоков 16 сложения по моду- разрядность ячеек блоков 1 памяти).4 ил, Изобретение относится к вычислительной технике, а именно к запоминающим устройствам (ЗУ) с контролем правильности хранения информации, и может быть использовано дляпостроения буферных ЗУ или устройствотображения информации,Цель изобретения - расширениефункциональных возможностей за счетобеспечения контроля ЗУ при его работе в реальном масштабе времени.На фиг.1 представлена структурная схема ЗУ с контролем информации;на фиг, 2 - структурная схема блокауправления; на фиг. 3 - структурная15схема сигнатурного анализатора дляК 1; на фиг. 4 - временные диаграммы работы устройства.Устройство содержит блок 1 памяти,блок 2 управления, коммутатор 3,сигнатурный анализатор 4, элемент И5, регистр 6, элемент 7 задержки,блок 8 сравнения, элемент И 9, индикатор 10, информационные входы 11, тактовый вход 12 и выходы 13. Сигнатурный анализатор 4 содержит блок 14 деления по модулю,с, М блоков 15 умножения по модулю ос , К блоков 16сложения по модулю ос и И регистров17 (гдИ - степень примитивного многочлена над полем СР(о ); К = в "(Рсду 1где и -разрядность ячеек блока 1 памяти),Блок 2 управления (фиг.2) содержит генератор 18 импульсов, элемент И 19, элемент 2 И-ИЛИ 20, счетчик 21 адреса, дешифратор 22, элемент23 задержки, первый триггер 24, второй триггер 25 и формирователь 26. 40Устройство работает следующимобразом.Перед началом работы все последовательностные элементы устройства,за исключением регистра 6, состояние 45которого безразлично, устанавливаются в нулевое состояние. Цепи начальной установки не показаны. Нулевое состояние триггера 24 определяет режим записи информации в блок 1 памяти, Приход каждого 1-го тактового импульса (1 = Г,ш, ш - количество двоичных наборов, поступающих на входы 11, подлежащих записи в блок 1) вызывает появление на выходе формирователя 26 сигнала, осуществляющего запись 1-го двоичного набора в ячейку, адрес которой определяется счетчиком 21.Нулевое состояние триггера 24 определяет прохождение на выходы коммутатора 3 данных с входов 11 устройства, которые поступают в сигнатурный айализатор 4, осуществляющий их свертку по закону примитивного многочлена. Состояние счетчика 21 изменяется по заднему фронту сигнала с выхода элемента 2 И-ИЛИ 20. Последний ш-й тактовый импульс, появляющийся на выходе дешифратора 22, пройдя через элемент 23 задержки, устанавливает в состояние "1" триггер 24, Сигнал с выхода элемента И 5 переписывает полученную в регистрах 17 сигнатуру в регистр 6, после чего сигнал с выхода элемента 7 задержки устанавливает регистры 17 в состояние 0000. Единичное состояние триггера 24 определяет режим считывания содержимого ячеек блока 1 памяти.По заднему фронту сигнала с выхода генератора 18 триггер 25 уста-, навливается в состояние "1", после чего с выхода элемента И 19 начинают поступать импульсы считывания, которые, пройдя через элемент. 2 И-ИЛИ 20 на вход формирователя 26, вызывают появление на выходе последнего сигналов, осуществляющих считывание содержимого ячеек блока 1 памяти поадресам, определяемым состояниемсчетчика 21.1288758 Запоминающее устройство с контролем информации, содержащее блок памяти, блок управпения и сигнатурный анализатор, причем информационные входы и тактовый вход устройства соединены соответственно с информационными входами блока памяти и с тактовым входом блока управления, о т л и ч .а ю ш е е с я тем, что,с целью расширения функциональных возможностей за счет обеспечения контроля ЗУ при его работе в реальном масштабе времени, оно дополнительно содержит коммутатор, блок срав. нения, регистр, два элемента И, элемент задержки и индикатор, причем адресные и управляющие входы блока памяти подключены к выходам управления памятью блока управления, информационные входы соединены с первой группой входов коммутатора, а выходы, являющиеся выходами устройства, соединены с второй группой входов коммутатора, выходы которого подключены к информационным входам сигнатурного анализатора, управляющий вход коммутатора соединен с первым входом первого элемента И и с выходом выборки режима блока управления, установочный выход которого соединен с вторыми входами первого и второго элементов И и через элемент задержки с установочным входом сигнатурного анализатора,тактовый выход устройства управления соединен с тактовым входом сигнатур- ного анализатора, а выход разрешения запоминания сигнатуры - с первым входом второго элемента И, выход которого соединен с управляющим входом регистра, входы которого соединены с выходами сигнатурного анализатора и с первой группой входов блока сравнения, вторая группа входов которого подключена к выходам регистра, управляющий вход блока сравнения соединен с выходом первого элемента И, а выход - с входом индикатора. В режиме считывания на выходахкоммутатора 3 появляется уже информация с выходов блока 1 памяти, Последний ш-й импульс считывания вызывает появление сигнала на выходеэлемента И 9, по которому происходитсравнение полученной сигнатуры с сигнатурой, полученной при записи информации. В случае несовпадения сигнал с выхода блока 8 сравнения посту. 10пает на индикатор 10, который осу,ществляет индикацию признака несовпадения. Триггер 24 устанавливаетсяв "0", сигнал с выхода элемента 7задержки устанавливает в состояние 1500 регистры 17. Таким образом,устройство готово к приему следующего массива информации,Структура Формирователя 26 определяется типом используемого ЗУ. Так,20например, в случае использованияБИС ЗУ 155 РУ 1 формирователь 26 осуществляет выдачу на блок 1 памятисигналов ИЕ - запись/считывание иСЕ - выборка кристалла, формируя ихпо длительности и амплитуде.Рассмотрим работу блоков, осуществляющих свертку поступающей информации по закону примитивного многочлена. На фиг.3 рассмотрен простейший частный случай, когда К=1. Цепи установки в исходное состояние не показаны. Блоки 15 осуществляют умножение на величину а) = 1,М, блок14 деления - деление на величину -а, . Разрядность регистров 17 равна31 оЫ 1 . При отсутствии сигналов наконтролируемых входах для двоичнод.-ричного числа для выходных сигналов блока 14 можно записать: 40й г-а,И=а 0 й+а,Р Иф+а, Р И,где сложение и умножение осуществляются по модулю четыре; Р - операторзадержки на Ы тактов. После несложных преобразований получим(а Ра,В+а,Э+а,=О,т.е. характеристический многочленсхемы, показанной на фиг. 3, имеет 50видй Э9(Х)=а Х + а Х +а Х+аЪПодобрав соответствующим образомкоэффициенты а и с, можно получить неприводимый многочлен максимального периода. Блоки 14-16 представляют собой комбинационные схемы, которые строятся на основе соответствующей им таблицы истинности. Возможна их реализация на основе ПЗУ,Формула изобретенияЮЭ ЮО С. Сушкар рректор А. Тяско Редактор В. Петраш аказ 7813/5 0 Тираж 611 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Ъ 43 0 Ф 4 ФЧСоставител Техред В. Кад роизводственно-полиграфическое предприяти жгород, ул. Проектная,
СмотретьЗаявка
3693027, 23.01.1984
МОСКОВСКИЙ ИНЖЕНЕРНО-ФИЗИЧЕСКИЙ ИНСТИТУТ
ИВАНОВ МИХАИЛ АЛЕКСАНДРОВИЧ
МПК / Метки
МПК: G11C 29/00
Метки: запоминающее, информации, контролем
Опубликовано: 07.02.1987
Код ссылки
<a href="https://patents.su/5-1288758-zapominayushhee-ustrojjstvo-s-kontrolem-informacii.html" target="_blank" rel="follow" title="База патентов СССР">Запоминающее устройство с контролем информации</a>
Предыдущий патент: Буферное запоминающее устройство
Следующий патент: Запоминающее устройство
Случайный патент: Способ определения эффективности ваготомии при язвенной болезни желудка и двенадцатиперстной кишки