Запоминающее устройство с коррекцией информации

СОЮЗ СОНЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 12838 О ИЮ 4 0 ОМИТЕТ СССР ТЕНИЙ И ОТНРЫТИЙ1 ОСУДАРСТВЕННЫ ПО ДЕЛАМ ИЗОБРЕ САНИЕ ИЗОБРЕТЕНИ(71) Минский радиотехнический инсттут(56) Авторское свидетельство СССРУ 10706, кл, С 11 С 29/00, 1982.,(57) Изобретение относится к областвычислительной техники, может бытьиспользовано при создании быстродеи ствующих запоминающих устройств повышенной надежности и является усовершенствованием изобретения по а.с.У 1070610. Целью изобретения является повышение быстродействия устройства в режиме работы без ошибок, Запоминающее устройство содержит накопитель, коммутатор, регистры, триггеры,блок кодирования информации, элементы И, элемент НЕ, блок сравнения,блок суммирования сигналов ошибок,блок обнаружения ошибок. дешифратор;формирователь сигналов ошибок, постоянный накопитель, блок приоритета,блок коррекции ошибок, 3 ил,Фе1 128386Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано при создании быстродействующих запоминающих устройств по 5 вышенной надежности.Цель изобретения - повышение быст родействия устройства.На фиг, 1 изображена функциональная схема предлагаемого устройства; на 10 фиг.2,3 - функциональные схемы блока обнаружения ошибок и блока приоритета соответственно,Устройство содержит (фиг,1) накопитель 1 с информационными 2, адресными 3 и управляющими 4 входами, коммутатор 5, первый регистр 6 с информационными входами 7, предназначенныйдля хранения признаков ошибок, триггер 8 с выходом 9, блок 10 кодирования информации, второй регистр 11 синверсными выходами 12, предназначенный для хранения кодового слова,первый 13 и второй 14 элементы И, а 25также элемент НЕ 15. На фиг.1 обозначены установочный вход 16, управляющий выход 17, информационный выход 18 и вход 19, управляющие вход20 и выход 21 сигналов прерыванияустройства, вход 22 разрешения записи и вход 23 разрешения считыванияпервого регистра, Кроме гого, устройство содержит блок 24 сравнения с одними из входов 25, связанными с выходами второго регистра 11, блок 2635суммирования сигналов ошибок с одними из входов 27 и блок 28 обнаружения ошибок, первые входы 29 и выхо, ды 23 :оторого соединены с соответст 40вующими выходами и вводами первогорегистра 6. Устройство содержит также первый 30 и второй 31 дешифраторы,предназначенные для декодированияпервого и второго признаков ошибоксоответственно, входами соединенные сдругими выходами 32 регистра 6 и выходами блока 24 соответственно, формирователь 33 сигналов ошибок, постоянный накопитель 34 с входами 35,блок 36 приоритета, входы 37 которогосоединены с выходами блока 24, первыйблок 38 коррекции ошибок с входами39 и 40, соединенный соответственно свыходами накопителя 1 и выходами второго дешифратора 31, второй блок 41коррекции ошибок с выходами 42 и 43,подключенными соответственно к выхо"дам блока 38 и первого дешифратова 0 230, выходы 44 и 45 второго блока 41коррекции соединены с соответствующими входами третьего регистра 46, выход которого соединен с одним входом47 второго-коммутатора 48, второйвход 49 которого связан с одним выходом накопителя 1, а управляющийвход 50 - с выходом третьего элемен-та И 51 и третьим управляющим выходом устройства, входы элемента И 5 1подключены к третьему выходу 52 блока 28 и выходу 9 триггера 8,Блок обнаружения ошибок содержит(фиг.2) четвертый 53 и пятый 54 элементы И, элемент ИЛИ 55 и сумматор 56по модулю два,Блок приоритета содержит (фиг.3)элементы И 57.Устройство работает следующим об"разом.Постоянный накопитель 34 хранитпризнаки единичных ошибок в любомиз разрядов считываемого слова изнакопителяВ, режиме записи информации устройство работает обычным образом.Данные, поступающие по входам 19(фиг.1), дополненные нулевым символом на входе 20, поступают на входыблока 10, который кодирует информациюкодом Хемминга с кодовым расстояниемЙ = 4 и выдает на свои выходы кодовоеслово, которое помещается через первый коммутатор 5 в накопитель 1 поадресу на входах 3. При этом на выходе 9 триггера 8 присутствует нулевойсигнал,В режиме считывания, задаваемым ссответствующим сигналом на входе 4 накопителя, выходные данные с выходовнакопителя 1 подаются на блок 33 и одновременно на входы регистра 11 (наодном из входоврегистра - нулевойсигнал, разрешающий запись в этот регистр), блока 24 и блока 38. При налйчии ошибки ее признак вырабатываетсяна выходах 27 блока 33,При первоначальном появлении однократной= 1 ошибки вычисленный признак не равен нулю и имеет нечетный вес, о чем свидетельствует единичный сигнал на выходе сумматора (фиг.2), При этом регистр 6 вырабатывает нулевой сигнал на выходе 29, а блок 28 вырабатывает на выходах 17 и 23 нулевые сигналы, которые запрещают выдачу нулевого признака из регистра 6 на выходы 32 и перезапись инверсного сло.3 1283ва с выходов 12 регистра 11 в накопитель 1, поскольку триггер б остаетсяв нулевом состоянии, Одновременно навыходе 22 элемента И 14 устанавливается нулевой сигнал, запрещающий запись иэ блока 34 признака ошибки врегистр 6, тем самым на выход блока26 поступает без изменения вычисленный блоком 33 признак ошибки, которыйдешифрируется блоком 31 и производит 10исправление в блоке 38 первой появившейся ошибки. Исправленные информационные символы поступают через вход 4без изменения на входы регистра 46.При этом, поскольку считываемое слово 15не инвертировалось ранее, то на выходе 44 блока 41 присутствует нулевойсигнал, который оставляет без изменений сигналы с входов 45 блока 41, Этисигналы без изменения поступают на 20входы коммутатора 48, так как на егоуправляющем входе 50 - нулевой символ,В случае, если в считываемом словенет ошибки, те, вычисленный блоком33 признак ошибки равен нулю, то навыходах элемента ИЛИ 55 (фиг.2) иэлементов И 53 и 54 блока 28 устанавливаются нулевые сигналы, которые запрещают запись инверсного слова с выходов 12 регистра 11 (фиг.1) через 30коммутатор 5 в накопитель 1 и считывание признака ошибки из регистра б.Нулевые сигналы на входах элементаИ 51 устанавливают на его входе 50сигнал логической единицы, который 35разрешает запись в коммутатор 48 информации непосредственно с выходовнакопителя (записываться могут только информационные биты кодового слова, который в режиме были на входах 4019 устройства), минуя цепь, состоящуюиз блоков 26, 3 1, 38, 40 и 46, Одновременно единичньй символ сигнализирует процессору (не показан) о том,что устройство готово к выполнению 45следующей команды о записи или считывания необходимого слова,В случае, когда в считываемом изнакопителя 1 слове впервые появляются две ошибки, на что указывает нулевой сигнал на выходе 29 регистра, 6 иненулевой признак ошибки на выходах2 Д блока 33, то на выходе 17 блока 28появляется единичный сигнал. Этотсигнал поступает на выход 17 и указывает на необходимость разрешения цикла считывания. Одновременно этот сигнал проходя через элемент НЕ 15, устанавливает триггер 8 в единичное 860состояние и тем самым разрушает запись инверсного слова с выходов 12 регистра 11 в накопитель 1, Затемпроизводится контрольное считывание инверсно хранимого слова и сравнение его в блоке 24 с прямым словом, хранимым в регистре 11,При этом возможны следующие трислучая: 1. Две ошибки в прямом слове возникли из-за отказа и сбоя элементов памяти, В этом случае на одном иэ выходов блока 24,соответствующем отказацшему разряду, появится единичный сигнал, поскольку отказавший элемент памяти находится в одном итом же состоянии независимо от записываемой в него информации, Этот единичный сигнал спросит соответствующее слово в накопителе 34, в результате чего на входы 7 регистра 6 поступит для записи признак единичной ошибки отказавшего разряда, Одновременно, поскольку на выходах 27 блока 33 присутствует ненулевой признак единичной ошибки в инверсном считываемом слове (ошибка из-за слоя элемента памяти), на выходе 1 Д блока 28 появится нулевой сигнал, который, проходя через элемент НЕ 15, установит на выходе 22 элемента И 14 единичный сигнал (так как на выходе триггера 8 присутствует единичный сигнал). Этот сигнал разрешит запись признака единичной ошибки отказавшего разряда иэ накопителя 34 в регистр б, Кроме того, поскольку в считываемом инверсном слове содержится одна ошибка из-за сбоя элемента памяти накопителя, то на выходе 23 блока 28 сформируется нулевой сигнал, который запретит выдачу признака единичной ошибки из регистра 6, Поэтому на выходы блока 26 поступит без изменения признак единичной ошибки, сформированный блоком 33, который, дешифрируясь дешифратором 31, исправит ошибку в блоке 38, Исправленные информационные символы поступят через блок 41 без изменения на входы регистра 46, При этом, поскольку считы ваемое слово хранится инвертированным, на выходе блока 41 - единичный сигнал, который изменит в регистре 46 значения сигналов с входов 45 на противоположные значения, Таким образом, произойдет исправление двух ошибок в хранимой информации, вызванных сбоем и отказом элементов па5 12838 мяти накопителя 1. С входов 49 информация не поступает в коммутатор 48 и далее на выход 18 устройства, так как на входе 50 коммутатора 48 - нулевой символ.2. Две ошибки в прямом слове возникли из-за отказов элементов памяти. В этом случае при контрольном считывании на двух выходах блока 23, соответствующих отказавшим разрядам, 10 появятся единичные сигналы, поскольку отказавшие элементы памяти находятся в одном и том же состоянии независимо от записываемой информации. На выходах 35 блока 36 из этих 15 двух единичных сигналов, поступивших на входы 37, останется только один, Этот единичный сигнал спросит соответствующее .слово в накопителе 34, в результате чего на входы 7 20 регистра 6 поступит для записи признак единичной ошибки одного из отказавших разрядов, Одновременно, поскольку на выходах 27 блока 33 присутствует нулевой признак, указывающий на отсутствие ошибок в инверсном считываемом слове (так как ошиб.ки из-за отказов элементов памяти в инверсном слове стали совпадать с записываемой инверсной информацией), 30 на выходе 17 блока 28 появится нулевой сигнал, который, проходя че,рез элемент НЕ 15, установит на выходе 22 элемента И 14 единичный сигнал (так как на выходе триггера 8 35 присутствует единичный сигнал). Этот сигнал разрешит запись признака единичной ошибки из накопителя 34 в регистр 6 Кроме того, поскольку в считываемом инверсном слове не со держится ошибок и на выходе 23 блока 28 присутствует нулевой сигнал, запрещающий выдачу признака из регистра 6, то информация, считываемая из накопителя 1, проходит через 45 блоки 38 и 41 без изменения. При этом, так как считываемое слово хранится инвертированным, то на выходе 44 блока 41 присутствует единичный сигнал, который изменит в регистре 50 46 значения сигналов с входов 45 на противоположные и через блок 48 без изменения поступит на выход 18 устройства. Таким образом, произойдет исправление двух ошибок, вызванных 55 ;отказами элементов памяти. 3. Две ошибки в прямом слове возникли из-за сбоев элементов памяти,60 6В этом случае при контрольном считы-вании на выходах 27 блока 33 появится нулевой признак четного веса, врезультате чего на выходе 17 блока28 появится единичный сигнал, которыйоткроет элемент И 13 и, проходя через элемент НЕ 15, закроет элементИ 14. В результате на выходах 22 и21 появится соответственно нулевойи единичный сигнал, который закрепятзапись признака в регистр 6 и выдадут сигнал прерывания на выход 21устройства, указывающий на появлениев считываемом слове некорректируемыхустройством ошибок. Когда в считываемом слове появится две ошибки и на выходе 29 регистра 6-единичный сигнал, указывающий, что в предыдущих тактах работы устройства в регистр 6 зафиксирован признак отказа, то на выходах 27 блока 33 появится ненулевой признак четного веса, а на выходах 17 и 27 блока 38 соответственно нулевой и единичный сигналы. Эти сигналы запретят запись признака единичной ошибки из накопителя 34 и разрешает считывание признака из регистра 6 на выходы 32. Благодаря этому на выходах блока 26 сформируется второй признак одиночной ошибки (не хранимой в регистре 6) путем суммирования в блоке 26 признака двойной ошибки с выходов 27 блока 33 с признаком одиночной ошибки из регистра 6. Тем самым на соответствующих выходах 40 дешифратора 31 и выходах 43 дешифратора 30 сформируются единичные сигналы, соответствующие ошибочным разрядам. В блоках 38 и 41 произойдет исправление ошибок в считываемом слове. Если считываемое слово было инвертировано в предыдущих тактах работы устройства, то оно будет проинвертировано вновь в регистре 46 единичным сигналом на входе 44 и через блок 48 без изменения поступит на выход 18 устройства, Яа этом цикл считывания окончен, Нулевой или единичный сигналы на входе 44 регистра 46 указывают на то, каким хранится слово: прямым или инверсным, Для того, чтобы инверсное слово также было кодовым, необходимо, чтобы используемый код содержал слово, состоящее из одних единиц, или чтобы в проверочной матрице кода в приведен7 12ном ступенчатом виде все столбцыимели нечетное число единиц.В качестве примера приведена проверочная матрица удлиненного кодаХемминга (восемь, четыре) с кодовымрасстоянием й = 4, удовлетворяющаяэтим требованиям: 1 1 0 1 1 0 0 0 1 0 1 1 0 1 0 0 0 1.1 1 0 0 1 0 1 1 1 0 0 0 0 1 Таким образом, предлагаемое устройство выполняет те же функции, что и известное (базовый объект):. хранение и выдачу двоичной информации с исправлением всех одиночных и некоторых типов двойных ошибок в кодовых словах. Однако известное устройство в режиме коррекции одиночной ошибки в слове (в режиме считывания информации) заканчивает цикл считывания за одинаковое время, т.е. считываемая информация проходит на выход устройства через все блоки, обрабатывающие слово в этом режиме,В то же время в предлагаемом устройстве при отсутствии ошибок (явление значительно более вероятное, чем наличие ошибок) считываемая информация проходит на выход устройства минуя регистр 6, блок (26) суммирования и дешифратор 31, т.е. линия последовательного прохождения считанной из накопителя 1 информации практически состоит из блоков 38, 41, 46, 48, Параллельнаяцепь (блоки 33, 28,. элемент И 51) 83860 8мало влияет на общее быстродействиепредлагаемого устройства, так какнужный сигнал на входе 50 блока 48появляется практически одновременнос информацией на другом его входе 47.Таким образом, в известном устройствеи при отсутствии ошибки, и при ее наличии информация проходит последовательно блоки: 33, 28, 6, 26, 31, 37,41, 46 - всего восемь блоков, в товремя как в предлагаемом - только че-тыре. Даже такое сопоставление показывает, что в режиме работы без оши"бок быстродействие предлагаемогоустройства примерно на 503 выше, чембыстродействие известного. Формула изобретения Запоминающее устройство с коррек-,цией информации по авт.св. Р 1070610,о т л и ч а ю щ е е с я тем, что, сцелью повышения быстродействия устройства, оно содержит второй коммутатор и третий элемент И, первый ивторой входы которого подключены соответственно к третьему выходу блокаобнаружения ошибок и к выходу триггера, выход третьего элемента И явчгет"ся третьим управляющим выходом устройства и подключен к управляющемувходу второго коммутатора, первый ивторой информационные входы которогоподключены соответственно к одному из35 выходов накопителя и к выходу третьегорегистра, выход второго коммутатораявляется информационным выходом устройства,1283860 оставитель Сехред,А,Кравч тенко М.Максимишин дакт вин оррек одписно тная, 4 П зводственно-полиграфическое предприятие, г.ужгород, ул. Заказ 7450/52 ВНИИПИ Госу по делам 113035, Москв