Устройство для контроля динамических блоков памяти

СОЮЗ СОВЕТСНИХ СОЦИАЛ ИСТИЧЕСН,8012822 СПУБЛИК С 29/00 СССРНРЫТИЙ Е ИЗОБРЕТ ВИДЕТЕПЬСТ мации, который содержит формирователконтрольного кода, блок задания эталонного кода, блок сравнения, распределитель импульсов, регистр индикации и блок индикации. Устройствообеспечивает контроль блока памятив режимах "Чтение единиц/Запись нулей" и "Чтение нулей/Запись единиц".Измерение предельного времени регенерации состоит в том, что в моментвремени, когда блок памяти запоФненэталонной информацией, обращение кнему прерывается на заданный промежуток времени, после чего контроль возобновляется, и контрольный код, сформированный из считанной из блока памяти информации, сравнивается с эталонным контрольным кодом. Результатсравнения используется для уменьшения или увеличения времени, на которое прерывается контроль. Предельноевремя регенерации определяется какпромежуток времени, который при прерывании контроля еще обеспечивает ледова- еханики тарчихин льство СССР 9/00, 1980. ство СССР 29/00, 1983. выч ого и э счита владе кодов ьнь хранность информ аруша мяти ещезапись из нного и в о ном с нер выб и ре штаб дани иапазона и а рез ся из регис в регистр и блоком инди ГОСУДАРСТВЕННЫИ НОМИ ПО ДЕЛАМ ИЗОБРЕТЕНИЙ(71) Всесоюзный научительский институт эле(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДИЧЕСКИХ БЛОКОВ ПАМЯТИ(57) Изобретение относится клительной технике и может быть и пользовано для функционального ктроля динамических оперативных блков памяти. Целью изобретения является расширение области примененияустройства за счет обеспечения измерения предельного времени регенерации информации в контролируемом блоке памяти. Устройство содержит генератор импульсов, первый счетчик, де-шифратор, мультиплексор, два триггера, элемент задержки, три элементаИ, делитель частоты, регистр результата сравнения, блок сравнения, второй счетчик, формирователь одиночного сигнала, блок задания эталонныхданных, блок задания диапазона измерения, регистр индикации, блок индикации и блок анализа считанной инфорталонногот.е. при котором ции в блоке патся. Двоичная предельного времеределенном маспомощью блока заерения, записываетльтата сравнения ндикации и индицируется ации, 1 э.п. ф-лы, 1 иИзобретение относится к вычислительной технике и может быть исполь- , зовано для функционального контроля динамических оперативных блоков памяти произвольной емкости и организации с мультиплексируемыми адресными входами.Цель изобретения - расширение области применения устройства за счет обеспечения измерения предельного времени регенерации информации в контролируемом блоке памяти.На чертеже приведены функциональные схемы предлагаемого устройства и блока анализа считанной информации.Устройство содержит генератор 1 импульсов, первый счетчик 2, дешифратор 3, мультиплексор 4, первый 5 и второй 6 триггеры, элемент 7 задержки, элементы И 8-10 с первого по третий, коммутатор 11, делитель 12 частоты, регистр 13 результата сравнения, второй счетчик 14, регистр 15 данных, блок 16 сравнения, формирователь 17 одиночного сигнала, блок 18 задания эталонных данных, блок 19;задания диапазона измерения, блок 20 индикации и блок 21 анализа считанной информации. Блок 21 анализа считанной информации содержит блок 22 задания эталонного кода, блок 23 индикации, блок 24 сравнения, регистр 25 контрольного кода, формирователь 26 кон. трольного кода и распределитель 27 импульсов. На чертеже изображен также контролируемый блок 28 памяти.Устройство работает следующим образом.В исходном состоянии счетчик 2, триггер 6, формирователь 26, регистры 25 и 15, блок 24 и счетчик 14 находятся в нулевом состоянии (цепи сброса не показаны). Регистр 13 устанавливается в состояние 100. Генератор 1 формирует импульсы, которые проходят через элемент И 8 на счетный вход счетчика 2, который :работает в режиме непрерывного пересчета. На выходах деши.оратора 3 при этом вырабатываются следующие один за другим сигналы длительностью каждый по такту периоду) синхросигнала, имеющие нулевое значением Элемент И 10 формирует сигнал двойнойдлительности, имеющий нулевое значение и использующийся в качествесигнала разрешения выборки строки 282221 2КАБ. На втором выходе дешифратора3 формируется сдвинутый на длительность, равную одному такту синхросигнала, сигнал разрешения выборки столб 5 ца САЯ. Таким образом, во время каждой команды "Чтение" и каждой команды Запись" имеют место два сдвинутых один относительно другого разрешения выборки. Адресные сигналыподаются на вход блока 28 от счетчика 2 через мультиплексор 4, которыймультиплексирует во времени последовательно две половины адресных сиг 15налов, младшие разряды адресов передаются с выходов первой группы счетчика 2 через мультиплексор 4 на адресные входы контролируемого блока28 при нулевом сигнале на адресномвходе мультиплексора 4, а старшиеразряды - при единичном значении навыходе триггера 5 с выходов второйгруппы счетчика 2, Триггер 5 послезавершения операции "Чтение" или2 Запись устанавливается в нулевоесостояние, при этом на выходе мультиплексора 4 устанавливаются младшиеразряды адреса, которые принимаютсяфронтом сигнала ВАЯ следующей операции, Одновременно этим же фронтомзапускается элемент 7, который устанавливает триггер 5 в единичное состояние, обеспечивающее передачу навыход мультиплексора 4 старших разрядов адресов до возникновения опредеЗ ленного сигнала.Выходы третьей группы счетчика 2стимулируют К входов данных блока28, причем последний из этих выходовщ 0 счетчика 2 управляет старшим (К)-мвходом данных блока 28 так, что пер-вую половину общего времени контролядля одноразрядных блоков 28 считываются единицы и записываются нули,, а вторую половину общего времени -считываются нули и записываются еди-ницы последовательно по всем адресам,реализуя тест "Марш . Для многоразрядных блоков 28 помимо режимов "Чте 0 ние единиц/"Запись нулей" и "Чтениенулей/Запись единиц" для каждого изразрядов имеют место избыточные режимы "Чтение нулей/Запись нулей" и"Чтение единиц/Запись единиц". Дан ная избыточность при использованиисвертки информации несущественна.Использование блока 21 обеспечивает возможность контроля блока 28не только во время считывания, на,3 1282221 что особенно существенно, и при всех возможных состояниях, а именно при запрете "Чтения", при запрете "Записи", при разрешении "Записи". Это обусловлено тем, что прием считанных данных из блока 28 в блок 21 производится по каждому синхросигналу генератора 1. Поэтому за восемь тактов, характерных для каждого адреса, принимается выходная информация 10 при запрете "Чтения", при считывании, при запрете Записи" и при разрешении "Записи",Каждый синхросигнал с последнего выхода третьей группы счетчика, 2 со ответствует одному циклу контроля блока 28, по которому осуществляется поочередное считывание и запись всех возможных слоев данных последовательно по всем адресам, При этом 20 на вход формирователя 26 поступает сигнал с одного из выходов контролируемого блока 28. При поступлении на управляющий вход блока 21 очередного сигнала с выхода старшего разря да счетчика 2 подключается следующий выход блока 28. Когда последовательно проверены все выходы блока 28, с выхода соответствующего разряда формирователя 26 на управляющий вход рас пределителя 27 подается сигнал "Старт/ Стоп". При этом работа распределителя 27 разрешена на четыре такта и он по первым четырем, импульсам с выхода элемента И 8 поочередно выдает на 35 четырех своих выходах сигналы, которые обеспечивают последовательную реализацию следующих функций: запись в регистр 25 содержимого формирователя 26, сравнение в блоке 24 40 содержимого регистра 25, полученного контрольного кода и содержимого блока 22, который служит для задания эталонного контрольного кода, обнуление формирователя 26, стробирова-, 45 ние записи результата сравнения из блока 24 в регистр 13. Полученный контрольный код индицируется блоком 23 и одновременно этим же блоком индицируется несовпа,дение сформированного из считанной информации контрольного кода с эталонным по сигналу с выхода блока 24.Сущность измерения предельного времени регенерации состоит в том, что в определенный момент времени, когда запоминающий массив блока 28 заполнен вполне определенной информацией, обращение к блоку 28 прерывается на заданный промежуток времени, после чего контроль возобновляется с того же места, где он был прерван. Полученный контрольный код сравнивается с эталонным и результат сравнения используется для кор- . рекции времени, на которое осуществляется прерывание контроля. После многократного выполнения описанных операций окончательно скорректирован. ное таким образом время прерывания и является предельным временем регенерации, т,е. временем, которое при прерывании проверки еще обеспечивает совпадение считанного контрольного кода с эталонным, но при увеличении которого (в пределах заданной точности измерения) контрольный код перестает совпадать с эталонным, т.е. сохранность информации в блоке 28 нарушается.Блок 18 служит для выбора .слова данных, при заполнении которым массива в блоке 28 осуществляется измерение предельного времени регенерации. Делитель 12 совместно с блоком 19 задает диапазон измерения. Измерение предельного времени регенерации осуществляют следующим образом, До момента достижения старшими разрядами счетчика 2 значения, заданного блоком 18, устройство ра ботает как описано выше. При совпадении указанных значений, когда за-поминающий массив блока 28 заполнен выбранным словом данных, возникает отрицательный перепад сигнала на выходе блока 16, который запускает формирователь 17, устанавливающий триггер 6 в единичное состояние, Нулевым потенциалом с инверсного выхода триггера 6 закрывается элемент И 8 и поступление синхросигналов на счет. чик 2 и формирователь 26 прекращает ся. Вследствие этого прекращается подача всех сигналов на контроли" руемый блок 28. Одновременно по переднему фронту того же импульса с формирователя 17 осуществляется запись содержимого регистра 13 (например, кода 100) в счетчик 14. Единичным потенциалом с прямого выхода триггер 6 открывает элемент И 9. и импульсы с выхода генератора 1 поступают через делитель 12 на вход вычитания счетчика 14. При переходе счетчика 14 через нулевое значениена его выходе переполнения вырабатывается сигнал, который устанавливает триггер 6 в нулевое состояние, По;ступление импульсов на счетчик 2 иформирователь 26 возобновляется, ана вычитающий вход счетчика 14 прекращается. При этом контроль блока28 возобновляется с того же состояния, в котором он был прерван,По окончании процесса контроля 10(первое "окно" измерения) по стро, бирующему сигналу с четвертого выхода распределителя 27 в регистр 13записывается очередной бит информации с выхода блока 24, зависящий от 15того, совпал или не совпал полученный контрольный код с эталонным.Принесовпадении вырабатывается сигналлогического "О", а при совпадении -логической "1 . Очередным значением 20кода в регистре 13 будет 1100(при совпадении в блоке 24) и 010О - при несовпадении. Далее, в следующем "окне" измерения описанныеоперации повторяются со временемпрерывания, соответствующим уточненному коду. После многократного повторения, причем число повторений равноразрядности регистра 13, последнийвыдает сигнал переполнения, по которому производится запись содержимогорегистра 13 в регистр 15. Это значение представляет собой двоичную запись измеренного предельного времемени регенерации в определенном масштабе, выбранном с помощью блока 19,которое индицируется блоком 20.Формула изобретения1. Устройство для контроля динамических блоков памяти, содержащее генератор импульсов, первый счетчик, дешифратор, мультиплексор, триггеры, 45 элемент задержки, элементы И, коммутатор и блок анализа считанной информации, причем выход генератора импульсов соединен с первыми входами первого и второго элементов И, выход первого элемента И соединен с синхровходом блока анализа считанной информации и счетным входом первого счетчика, первый и второй выходы которого подключены к входам дешифратора, первый выход которого соединен с первым входом третьего элемента И и входом элемента задержки, выход которого подключен .к входу установки в"1" первого триггера, информационный вход которого соединен с шиной нулевого потенциала, а вход синхронизации - с вторым выходом дешифратора, вторым входом третьего элемента И и первым входом коммутатора, второй и третий входы которого подключены к выходу третьего элемента И и третьему выходу первого счетчика, выходы первой и второй групп которого соединены с информационными входамимультиплексора, выходы которого подключены к входам первой группы коммутатора, входы второй группы которого соединены с выходами третьей группы первого счетчика, выход первого триггера подключен к адресному входу мультиплексора, инверсный выход второго триггера соединен с вторым входом первого элемента И, один из выходов коммутатора подключен к управляющему входу блока анализа считанной информации, информационные входы которого являются входами устройства, выходами которого являются другие выходы коммутатора, о т - л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет обеспечения измерения предельного времени регенерации информа ции в контролируемом блоке памяти, введены делитель частоты, блок задания эталонных данных, блок задания диапазона измерения, регистр результата сравнения, второй счетчик, регистр данных, блок индикации, формирователь одиночного сигнала и блок сравнения, входы которого подключены соответственно к выходам блока задания эталонных данных и выходам третьей группы первого счетчика,причем выход блока сравнения соединен с входом формирователя одиночного импульса, выход которого подключен к единичному входу второго триггера и управляющему входу второго счетчика, информационные входы которого и входы регистра данных соединены с одними из выходов регистра результата сравнения, другой выход которого подключен к управляющему входу регистра данных, выходы которого соединены с входами блока индикации, вход вычитания второго счетчика подключен к выходу делителя частоты, управляющие входы которого соединены с выходами блока задания диапазона измерения, вход делителя частоты под-35, Раушская наб д Подписи Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная ключен к выходу второго элемента И,второй вход которого соединен с прямым выходом второго триггера, нулевой вход которого подключен к выходу переполнения второго счетчика,информационный вход и вход синхронизации регистра результата сравнения подключены соответственно к первому и второму выходам блока анализа считанной информации. 10 2, Устройство по п, 1, о т л ич а ю щ е е с я тем, что блок анализа считанной информации содержит формирователь контрольного кода, регистр контрольного кода, блок индикации, блок сравнения, блок задания эталонного кода и распределитель импульсов, первый и второй выходы которого подключены соответственно к управляющим входам регистра контроль 21 8ного кода и блока сравнения, выходи одни из входов которого соединенысоответственно с управляющим входомблока индикации и выходами блока задания эталонного кода, причем другиевходы блока сравнения и входы блокаиндикации соединены с выходами регистра контрольного кода, входы которо"го подключены к выходам формирователяконтрольного кода, вход сброса и управляющий выход которого соединены стретьим выходом и управляющим входомраспределителя импульсов, выход блока сравнения и четвертый выход распределителя импульсов являются соответственно первым и вторым выходамиблока, синхровходом которого являютсясинхровходы распределителя -. импульсов и формирователя контрольного кода,управляющий вход которого являетсяуправляющим входом блока,