Поплевин

Номер патента: 1737514

Опубликовано: 30.05.1992

Авторы: Маринчук, Поплевин, Трошин, Чекмазов

МПК: G11C 17/00

Метки: памяти, элемент

...предварительного резервирования, значительно упростив его по сравнению с известным,На чертеже приведена схема предлагаемого элемента памяти.Элемент памяти содержит транзисторы 1 - 4, образующие запоминающий элемент, второй ключевой транзистор 5, плавкую перемычку б, первый ключевой транзистор 7, элемент И 8,шину питания 9, вход предварительного резервирования 10, выход 11, шину нулевого потенциала 12, вход разрешения резервирования 13, адресный вход 14,Истоки 3 и 4 транзисторов запоминающего элемента соединены с шиной питания 9, а стоки транзисторов 2 и 3 с затворами транзисторов 1 и 4 и выходом элемента 11, Истоки транзисторов 1 и 2 запоминающего элемента подключены к шине нулевого потенциала 12 и истоку первого ключевого транзистора 7,...

Номер патента: 1709397

Опубликовано: 30.01.1992

Авторы: Березин, Маринчук, Поплевин, Трошин, Чекмазов

МПК: G11C 29/00

Метки: запоминающее, коррекцией, оперативное, ошибок, резервированием

...избежать влияния информации, хранимой в запоминающих элементах 38 БПП 2, на результаты резервирования.Режим пережигания плавких перемычек, В данном режиме на входы 15 и 18 подаются сигналы "1". При этом адресный сигнал строки или столбца со входов 14 (в зависимости от того, строка или столбец резервируются) поступают на входы запоминающих элементов с плавкими перемычками 37 ПЗЭ 20 (ПЗЭ 21-23). ПЗЭ выбираются блоком управления резервированием 8, а резервирование осуществляется путем пережигания плавкой перемычки импульсами тока, При пережигании на выходе мультиплексора 27 установлен инверсный сигнал с ЗЭ 38 ПЗЭ 22. который на результат резервирования не влияет. Более того, после пережигания перемычек информация, записанная в ЗЭ 37...

Номер патента: 1709396

Опубликовано: 30.01.1992

Авторы: Березин, Маринчук, Поплевин, Сушко, Трошин, Чекмазов

МПК: G11C 29/00

Метки: запоминающее, коррекцией, оперативное, ошибок

...и пропуском через первый мультиплексор 13 сигналов со входов 7 устройства, Гсли затем устройство Переводится в режим считывания, то при отсутствии коррекции ошибок (сигналов логического "0" на входе 10) через второй мультиплексор 2 на информационные входы блока 4 управляемых инверторов поступают 4-разрядный код контрольных разрядов слова и 4-разрядный код синдрома. Так как сигнал на входе 10 переводит все выходные сигналы д:шифратора 12 в состояние "0", то блок 4 уп,1 авляемых инверторов пропускает на вых;,ды устройства 11 сигналы с выходов мультиплексора 2 без изменения, Т.е. при такой последовательности циклов работы ОЗУ производится прямая проверка работоспособности ЭГ контрольных разрядов накопителя 1, что делает их проверку...

Номер патента: 1679547

Опубликовано: 23.09.1991

Авторы: Белоусов, Григорьев, Поплевин, Трошин, Чекмазов

МПК: G11C 7/06

Метки: мдп-транзисторах, считывания, усилитель

...тока черезусилитель, а симметричные транзисторыусилителя оказываются в одинаковых электрических режимах. В режиме считывания информации на вход 19 подается напряжение логического нуля, а на входы 8 и 9 - напряжение, соответствующее считываемой информации. Выходной сигнал формируется транзисторами 11-14, причем на затворы транзисторов 11 и 12 подается непосредственно дифференциальный входной сигнал, а на затворы транзисторов 13 и 14 - сигнал, усиленный транзисторами 1-6,Формула изобретения Усилитель считывания на МДП-транзисторах, содержащий три ключевых транзистора первого типа проводимости, четвертый ключевой транзистор второго типа проводимости, первый установочный транзистор второго типа проводимости, четыре нагрузочных транзистора...

Номер патента: 1644233

Опубликовано: 23.04.1991

Авторы: Баранов, Березин, Кузьмин, Маринчук, Поплевин, Сушко

МПК: G11C 29/00

Метки: запоминающее, коррекцией, оперативное, ошибок

...накопителя и за условиями эксплуатации устройства в состав ОЗУ введен также элемент ИЛИ 15 и триггер 16. Если при считывании слова из накопителя 1 в нем схемой 5 формирования синдрома обнаружена ошибка (ненулевой код синдрома), на выходе элемента ИЛИ 15 буде сформирован сигнал логической "1", а триггер 16 переключится в состояние "1", Такое состояние триггер 16 будет сохранять до момента вывода информации о нем на выходы 11 устройства. Для этсга на вход 10 поступает сигнал высокаа уровня, переключающий мультиплексор 13 на вывод информации с выходов мультиплексора 14. Если на этапе подобной проверки на выходе элемента ИЛИ 15 установлен сигнал уровня логического "О" ,т,ее данный момент из накопителя 1 считывается слово, не содержащее...

Номер патента: 1635215

Опубликовано: 15.03.1991

Авторы: Баранов, Кузьмин, Маринчук, Поплевин, Трошин, Чекмазов

МПК: G11C 11/40

Метки: памяти, узел

...резервирования. После поднятия сигнала разрешения резервирования на входе 9до " 1" в элементе 3 будет хранитьсяадрес, который через мультиплексор 1подается на выход 11В режиме пережигания плавкой перемычки на входе7 устанавливают сигнал "1", а навходе 9 - сигнал "0". В этом случаеадресный сигнал с входа 8 осуществля"ет управление транзистором большойплощади элемента 2, Если на входе 8установлен сигнал 0, то через этоттранзистор протекает большой ток,который пережигает плавкую перемычку, Если же адресный сигнал соответствует "1", то перемычка сохраняется, В результате пережигания иифорпформула изобретенияУзел памяти, содержащий мультиплексор, элемент И, элемент постоянного хранения информации, элементпредварительного хранения...

Номер патента: 1596397

Опубликовано: 30.09.1990

Авторы: Баранов, Березин, Королев, Поплевин

МПК: G11C 29/00

Метки: запоминающее, оперативное, резервированием

...на входы элементов И 16 генератора 2 и разрешает прохождениеинформации с входов 8 на входы сумматоров 13 и 14 по модулю два генератора 2кода, Генератор 2 производит вычисление20 контрольных разрядов для поступивших информационных разрядов, которые записы-.ваются в блок 1 памяти по соответствующимуправляющим сигналам выборки кристаллаи разрешения записи (на чертежах не по 25 казаны) блока 1 памяти.Если на входы 7 поступил адрес слова,в котором имеется две неисправности, блок5 сравнения соответствует этому адресу.Блок 6 выдает на входы управления ре 30 жимом генератора 2 кода Хэмминга сигналы а а 1,Ьаоа 1, Ьао а 1.Генератор 2 в качестве контрольныхразрядов выдает значение разрядов Оо- Оз,что и будет записано в блок 1 памяти. При35...

Номер патента: 1596387

Опубликовано: 30.09.1990

Авторы: Баранов, Березин, Новиков, Поплевин

МПК: G11C 7/00, H03K 5/00

Метки: импульсов, формирователь

...напряжения на затворах транзисторов 2 и 4 равны нулю. Заряд на емкости нагрузки отсутствует.При считывании сигнала "1" напряжение на затворе транзистора 3 падает до нуля. Транзистор 3 открывается и емкость нагрузки начинает заряжаться током этого транзистора. Величина тока транзистора 3 выбирается из расчета, чтобы возникающие помехи по шине питания не превышали допустимого уровня. В это время с постоянной времени, определяемой сопротивлением резистора 5 и емкостью затвора транзистора 1, падает напряжение на затворе транзистора 1. Транзистор 1 начинает открываться при спаде этого напряжения от питания на величину порогового напряжения транзистора 1. Снижение уровня помех по шине питания осуществляется не только за счет медленного...

Номер патента: 1513513

Опубликовано: 07.10.1989

Авторы: Баранов, Белоусов, Григорьев, Поплевин, Савостьянов, Трошин

МПК: G11C 7/06

Метки: запоминающих, кмдп-транзисторах, статических, считывания, усилитель, устройств

...второго типа проводимости. При этом в схеме отсутствуетсквозное протекание тока, т,е. схемане потребляет мощности,В режиме считывания на информационные входы 16 и 17 подается считывае-,55мый сигнал, а на управляющий вход20 - напряжение логической единицы,Пусть для определенности напряжение 4на входе 16 больше, чем на входе 17,В этом случае после переключениясхемы напряжение в узле 23 меньше,чем в узле 24,в результате чего напервом информационном выходе 18 устанавливается напряжение логическогонуля, а на информационном выходе 19логической единицы,Для обеспечения высокой чувствительности усилителя считывания необходимо, чтобы при считывании усилитель находился в рабочей точке с максимальным усилением. Это достигаетсяза...

Номер патента: 1506542

Опубликовано: 07.09.1989

Авторы: Баранов, Белоусов, Герасимов, Григорьев, Кармазинский, Поплевин, Трошин

МПК: H03K 19/094

Метки: логический, элемент

...транзистора 4.Принцип действия логического элемента заключается в следующем. 45В статическом режиме на всех входах 8 поддерюзвается напряжение логического "0". При этом все входные транзисторы 1 и 9 закрыты и благодаря открытым нагрузочным транзисторам 5 и 10 на выходе 3 и второмвходе 13 управляюшего элемента 11поддерживается напряжение логической"1". Поскольку вход инвертора 7подключен к выходу 3 элемента, то цавыходе инвертора 7 и первом входе 12элемента 11 поддерживается напряжение логического "О". Благодаря этомуна выходе элемента 11 и затворе форсрующего транзистора 4 попдерживае гся напряжение логической "1" и транзистор 4 закрыт.Тахим образом, в статическом режиме отсутствует протекание тока, следовательно, схема не потребляет...

Номер патента: 1462426

Опубликовано: 28.02.1989

Авторы: Баранов, Березин, Королев, Онищенко, Поплевин, Трошин

МПК: G11C 29/00

Метки: запоминающее, оперативное, резервированием, строк

...подаются адреса неисправных строк, в результате чего дешифратор 3 будет последовательно по 35 давать на входы лементов памяти дополнител ьно го столбцаО саответ ствующих неисправным строкам, сигналы выборки, Элементы памяти дополнительного столбца 10, на которые поступали выборки, переключат "я и установят на вторых входах соответствующих элементов И-НЕ 11 высокий потенциал, После перебора всех адресов неисправных строк на вход триггера 15 подается импульс положительной полярности, которой откроет транзистор 17, в результате чего зарядится емкость конденсатора 18, и бистабильная ячейка 16 переключится в состояние "1", На входе 12 установится высокий уровень напряжения, который в дальнейшем не изменится при любых изменениях...

Номер патента: 1459638

Опубликовано: 23.02.1989

Авторы: Арзуманян, Поплевин, Рамазян

МПК: A01G 17/00

Метки: ведения, виноградных, зоне, кустов, укрывной

...В течение вегетации траву скашивают и используют как кормдля скота. Последний скос травы ос"тавляют на осень, перед уборкой урожая, Оставленная в междурядьях виноградников скошенная трава в дальнейшем будет использоваться как теплоиэоляционный материал для укрывки.Перед укрывкой виноградников производят предварительную короткую обрезку кустов.25Укрывку виноградников на зиму производят следующим образом,Предварительно освободив от опорных столбов 2 и 3 один ряд шпалерной проволоки 4, ее вместе с кустами укладывают на дно укрывной траншеи 1, Шпалерную проволоку 4 цепляютна якорные крючки б и натягивают,прижимая ряд насаждений к дну траншеи 1, Аналогичным образом в той же 35траншее 1 укладывают и второй рядвиноградных кустов, после чего...

Номер патента: 1377910

Опубликовано: 28.02.1988

Авторы: Баранов, Белоусов, Герасимов, Григорьев, Кармазинский, Поплевин, Трошин

МПК: G11C 7/06

Метки: кмдп-транзисторах, считывания, усилитель

...высоким коэффициентом транзисторы 16, 18 после переключения усилителя оказываются закрытыми, т.е. исключается протекание тока через каскад 1. Поскольку транзисторы 3 - 5 каскада 1 открыты по затвору, то напряжение на выходе 12 оказывается равным напряжению шины 9, т,еБ =О. В прототипе ток после перекпючения усилителя протекает через оба каскада, т.е. через усилитель протекает вдвое больший ток, а уровень "0" при малом входном. сигнале 01ЕХ 1сс Б ) определяется формулой вх ипо Пей Опор пипгде Б - пороговое напряжениеПОРПтранзисторов первого типа проводимости;- коэффициент влияния подложки этих транзисторов, что при Б =4-5 В и П =1 В и Р 1Вх 1 ПОРП и =1 0 составляет значительную величиону, равную О =1,5-2,0 В.Транзисторы 16 - 19 включены...

Номер патента: 1376118

Опубликовано: 23.02.1988

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 11/40

Метки: запоминающего, накопитель, оперативного, устройства

...записываемой информации. Затем на соответствующие входы, например, 15, и 14, подается напряжение "Лог,1" 30 При этом выбирается соответствующая ячейка, например, 1, и открываются транзисторы 12, и 12 выбранного столбца матрицы, через которые напряжение с входов 13 и 13 передается 35 на шины 11, и 11 выбранного столбца, что приводит благодаря открытым транзисторам 7-10,выбранной ячейки к записи информации в эту ячейку.Особенностью режима записи, например, в ячейку 1, противоположной информации (фиг. 2), например для случая записи "0", когда на прямые входы 13, и шину 11, подаются нули, является то что уровень напряжения 45о13 на нине 11 должен быть достаточнано низким (не более порогового напряжения транзисторов), а второе...

Номер патента: 1376117

Опубликовано: 23.02.1988

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 7/06

Метки: кмдп, считывания, транзисторах, усилитель

...второго типа проводимости, что при ч/ Ь н = 0,5-1,0 и 1 р =0,1 составляет К = 1,4-1,6. Формула и з о б р е т е н и яУсилитель считывания на КИДП-транэксторахрсодержащий первый и второй дифференциальные каскады усиления, ключевой транзистор, причем каждый дифференциальный каскад усиления содержит первый и второй переключающие транзисторы первого типа проводимости, установочный, первый и второй нагрузочные транзисторы второго типа проводимости, причем истоки унравляющих транзисторов обоих дифференциальных каскадов усиления под-. ключены к шине нулевого потенциала усилителя, стоки управляющих транзис" торов соединены с истоками первого к второго переключающих транзисторов первого и второго дифференциальных каскадов усиления...

Номер патента: 1348904

Опубликовано: 30.10.1987

Авторы: Белоусов, Герасимов, Григорьев, Кармазинский, Поплевин

МПК: G11C 7/06

Метки: кмдп, считывания, транзисторах, усилитель

...Б где15, Борр - напряжение питания и пороговое напряжение транзистора р-типа,40В режиме считывания на вход 15подается напряжение "1", а на входы11 и 12 - напряжение, соответствующеесчитываемой информации, При этомоткрываются транзисторы 1 и 2 и запирается транзистор 1 бр вследствиечего усилитель оказывается в активномсостоянии и начинает переключаться всоответствии с сигналом, поступающимна входы 11 и 12. Например, если напряжение на входе 11 больше, чем навходе 12, то на выходе 13 устанавливается напряжение "О", а на выходе14 - напряжение "1",Введение положительной обратноисвязи с помощью транзисторов 17 и 18позволяет повысить коэффициент усиления усилителя считывания в несколько раэ. Формула изобретения Усилитель считывания на...

Номер патента: 1283851

Опубликовано: 15.01.1987

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 7/06

Метки: блоков, информации, памяти, считывания, усилитель

...усилительных и установочных транзисторов 9-10 и 13-14,затворы входных и установочных транзисторов 11-14 соединены с адреснымвходом 5 устройства,Усилитель работает следующим образом.В статическом режиме на адресномвходе 5 поддерживается напряжениелогического нуля (логический 0). Приэтом открыты установочные транзисторы 13-14, а остальные транзисторы 7 -12 закрыты, благодаря чему во внутренних узлах 15 и 16 установлены напряжения логического О. Сквозное про 51 2текание тока через устройство, а,следовательно, и потребление мощности, отсутствует,Режим считывания информации поясняется с помощью временной диаграммы на фиг. 2. В начальный моментвремени С, начинается изменение напряжения на разрядных входах 1 и 2в соответствии со считываемой...

Номер патента: 1280452

Опубликовано: 30.12.1986

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 7/00

Метки: блоков, информации, памяти, считывания

...с помощью временной диаграммы. В начальный момейт времени 1 начинается изменение напряжений на входных разрядных шинах 1-2, соответствующие считываемой информации. Пусть для определенности напряжение на шине 2 остается равным нулю, а на шине 1 увеличивается по линейному закону (это имеет место в типовых БИС ОЗУ статического типа),=7, И- ,) (1) где 7 - скорость изменения напряжения на входной разрядной шине;- время. В момент времени й, ,когда разность напряжений на входных разрядных шинах 1 и 2 станет достаточной 7 , чтобы компенсировать разброс параметров симметричных транзисторов 12-13, 14-15, 16-17, 18-19 и 20-21 и разброс емкостей в узлах 24-25, на адресный вход 7 подается напряжение 0, разрешающее передачу информации с первой пары...

Номер патента: 1280451

Опубликовано: 30.12.1986

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 11/4063, G11C 7/00

Метки: адресный, кмдп-транзисторах, формирователь

...для запоминанияадресных сигналов и формирования сигналов, поступающих на дешифраторызапоминающего устройства.Цель изобретения - повышение надежности и быстродействия адресногоформирователя,10После подачи тактового сигналаобеспечивается блокировка информационного входа от внутренних элементов формирователя с помощью выходныхсигналов формирователя.На чертеже дана схема предлагаемого адресного формирователя.Устройство содержит информационный 1 и тактовый 2 входы первый 3и второй 4 выходы, шину питания 5 иобщую шину 6, первый транзистор 7обратной связи и-типа и второй транзистор 8 обратной связи р-типа, пер-Вый 9 и второи 10 инверторы 1 выполненные по типовой схеме на транзисторах 11-14, первый 15 и второй 16двухвходовые элементы...

Номер патента: 1241285

Опубликовано: 30.06.1986

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 7/06

Метки: кмдп, считывания, транзисторах, усилитель

...транзисторы 30 и 31, и триггер 25 переключается в устойчивое состояние, в результате чего на выходе 12 устанавливается напряжение лог. "0", а на выходе 12 - лог,"1".После переключения триггера 25 входная часть усилителя на транзисторах 1-5, 8, 32-33 устанавливается в симметричное состояние путем пода" чи напряжения лог. "1" на тактовую шину 13 и выравнивания напряжений на входах 9 и 10 (считываемый сигнал на входах 9 и 10 уже не нужен). При этом закрываютсяинвертирующие 6 и 7 и управляющие 16 и 17 транзисторы. Однако считанная информация сохраняется на выходах 11 и 12, поскольку триггеры 20 и 25 сохраняют свои сос тояния.В исходное состояние, соответствующее статическому режиму, усилитель приводится путем подачи...

Номер патента: 1180974

Опубликовано: 23.09.1985

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 8/10

Метки: дешифратор, кмдп-транзисторах

...- с входами 8 дешифратора, стоки - со сто"ками уСтановочного и Фиксирующеготранзисторов 3,4 и затворами первого 30и третьего транзисторов 5 и 7 выходного каскада, стоки которых соединены с затворами фиксирующего транзистора 4, стоком второго транзистора 6 выходного каскада и выходом 9дешифратора истоки первого и второго транзисторов 5 и 6 выходного каскада соединены с шиной 11 источникапитания и истоками установочного ификсирующего транзисторов 3 и 4,затвор установочного транзистора 3соединен с тактовой шиной 10 и затвором стробирующего транзистора 2,исток которого соединен с общей шиной 12, исток третьего транзистора 7 45выходного каскада соединен с истоками транзисторов группы 1, а затворвторого транзистора 6 выходного каскада...

Номер патента: 1167725

Опубликовано: 15.07.1985

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: H03K 19/094

Метки: уровней

...двухтактного инвертора, и шину инверсного выхода, к которой подключены стоки транзисторов двухтактного инвертора и затвор нагрузочного транзистора повторителя, и два форсирующих р-канальных транзистора, сток первого из них соединен со стоками нагрузочного транзистора двухтактного инвертора, а сток 5второго - со стоком нагрузочного транзистора повторителя. введены четыре инвертора, вход первого инвертора соединен со стоком переключающего транзистора двухтактного инвертора, а выход - с входом второго1 О инвертора и истоком второго форсирующеготранзистора, выход второго инвертора соединен с затвором первого форсирующего транзистора, вход третьего инвертора соединен со стоком переключающего транзистора повторителя, а выход - с входом...

Номер патента: 1153357

Опубликовано: 30.04.1985

Авторы: Баранов, Барановский, Поплевин, Проворов, Савостьянов

МПК: G11C 7/00

Метки: блоков, выборки, информации, памяти

...истокам первого и второго транзисторов,1 15335 ВНИИПИ. Тираж 584 аказ 2511/42офисное Изобретение относится к электронной технике и может быть использовано при построении микромощныхинтегральных схем запоминающихустройств на дополняющих .МДПтранзисторах,Цель изобретения - снижениепотребляемой мощности устройства,На чертеже представлена принципиальная электрическая схема уст- Оройства,Устройство содержит первыйвторой 2, третий 3 МДП-транзисторыпервого типа проводимости, четвертый 4 и пятый 5 1 ЩП-транзисторы 5второго типа проводимости, первый 6и второй 7 выходы устройства,разрядные выходы 8 и 9, первый10 и второй 11 входы записи, ад -ресный вход 2 устройства, выход 2013 инвертора, шину 14 питания иобщую шину 15,Устройство выборки...

Номер патента: 1088065

Опубликовано: 23.04.1984

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 7/06

Метки: кмдп-транзисторах, считывания, усилитель

...с первой и второй разряд-.ными шинами соответственно, истоки -со стоком стробирующего транзисторап-типа, затвор которого соединен стактовой шиной, исток - с общей шиной, исток и сток установочноготранзистора р-типа соединены с первым и вторым выходами усилителя соответственно, затвор - с тактовойшиной ЕЗ.Недостатком известного устройства является большая потребляемаямощность, обусловленная тем, чтонагрузочные транзисторы длительноевремя остаются открытыми из-за медленного разряда разрядных шин.Цель изобретения " снижение потребляемой мощности,Поставленная цель достигается тем,что в усилитель считывания на 1 ЩЦПтранзисторах, содержащий два усилительньи транзистора р-типа, соединенные по схеме с перекрестной снязью,два нагрузочных...

Номер патента: 1062785

Опубликовано: 23.12.1983

Авторы: Баранов, Григорьев, Исаев, Поплевин, Савостьянов

МПК: G11C 11/4091, G11C 7/06

Метки: дополняющих, мдп-транзисторах, считывания, усилитель

...донапряжения переключения инверторов,которые открывают первый и второй разрядные транзисторы. При этом оба выхода усилителя обнуляются, причемэто состояние схемы сохраняется, что эквивалентно потере работоспособности запоминающего устройства.Поэтому известный усилитель неможет быть использован в случаепредъявления повышенных требований к разбросу пороговых напряжений-канальных транзисторов.1Цель изобретения - повышение надежности усилителя за счет устойчивости к изменению пороговых р-канальных транзисторов при сохранении высокого быстродействия.Поставленная цель достигается тем, что усилитель считывания для запоминающего устройства на дополняющих МДП-транзисторах, содержащий первый и второй переключающие р-канальные транзисторы,...

Номер патента: 1029227

Опубликовано: 15.07.1983

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 7/06

Метки: дополняющих, мдп-транзисторах, считывания, усилитель

...строба, исток - с общей шиной, введены три группы ключевых 60 транзисторов, каждая из которых содержит по два р -канальных транзистора, причем истоки первого и второго транзисторов первой группы сое-, динены с шиной питания, затворы - 65соответственно с выходами первого ивторого инверторов, стоки соответ-"ственно с истоками первого и второготранзисторов второй группы, затворыкоторых соединены со стоками и являются соответственно первым и вторым входами усилителя считывания,которые соединены соответственно систоками первого и второго транзисторов третьей группы, стоки которыхсоединены соответственно со стоками первого и второго нагрузочныхи -канальных транзисторов, затворы -с шиной строба, истоки первого ивторого ключевых р -канальных...

Номер патента: 1014030

Опубликовано: 23.04.1983

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 8/10

Метки: дешифратор, параллельный

...И-НЕ, выход которогосоединен с первым управляющимвходом элемента ИЛИ-НЕ и является выходом 3 дешифратора. Второй управляющий вход элементаИЛИ-НЕ является управляющим входом4 дешифратора. Информационные вхо"ды элементы ИЛИ-НЕ являются информационными входами 5 дешифратора.Вход первого инвертора б соединенс вторым управляющим входом элемен-.та ИЛИ-НЕ 1, выход которого соеди"нен с выходом первого инвертора би входом второго инвертора 7, выходкоторого соединен с вторым входомэлемента И-НЕ.Элемент ИЛИ-НЕ содержит группу,параллельно соединенных транзисторов 8, затворы которых являются инфор.мационными входами элемента, истокиобъедийены и являются третьим управ.ляющим входом элемента, стоки объединены и являются выходом элемента, а также...

Номер патента: 1014029

Опубликовано: 23.04.1983

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 7/00

Метки: выборки, информации

...содержащем первый, второи, третии и четвертыи ключевые МДП-транч ч40 зисторы, причем стоки первого и второго ключевых транзисторов являются первым и вторым выходами устройства, соответственно, стоки третьего и четвертого ключевых транзисторов являются разрядными выходами устройства, затворы третьего и четвертого ключевых транзисторов объединены и являются адресным входом устройства, исток третьего ключевого транзистора соединен со стоком ,первого ключевого транзистора, исток четвертого ключевого транзистора со стоком второго ключевого транзистора, истоки первого и второго ключевых транзисторов соединены с адресным входом устроиства, затворы первого и второго ключевых транзисторов являютмя первым и вторым входом записиустройства.На...

Номер патента: 1005185

Опубликовано: 15.03.1983

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 7/06

Метки: дополняющих, мдп-транзисторах, считывания, усилитель

...считывания, на шину строба 16 подаетсясигнал логической единицы. Транзисторы 7-9 открываются, а транзисторы12 и 13 закрываются. Напряжения вузлах 14 и 15 начинают уменьшаться,приводя к отпиранию транзисторов 1и 2. В усилителе считывания развивается регенеративный процесс, в результате которого транзисторы 6 и 10 открываются, транзисторы 2 и 5 закрываются. Открытый форсирующий транзистор 10 разряжает емкость, связанную со входом 19. В результате за- .крывается нагруэочный транзистор 7,исключая тем самым протекание сквозного тока через усилитель считыва. ния,Режим записи отличается от режимахранения тем, что напряжения на входах 19 и 20 могут изменяться. Приэтом напряжения на выходах усилителя считывания остаются постоянными.Уменьшение...

Номер патента: 999103

Опубликовано: 23.02.1983

Авторы: Баранов, Герасимов, Кармазинский, Поплевин, Савостьянов

МПК: G11C 7/06

Метки: запоминающего, усилитель, устройства

...1, 3 и 2, 4 соответственно соединены с выходами усилителя 10 и 11, истоки транзисторов 8 и 9 подключены к шине 12, затворы - к шине 13, а стоки - к выходам усилителя,10 и 11, стоки транзисторов 5 и 6 соединены с истоками транзисторов 3 и 4, истоки. - с шиной 7, а затворы - с шиной 13, стоки транзисторов 14 и, 15 подключены соответственно к.истокам транзисторов 3 и 4, затворы - соответственно к входам 16 и 17, а истоки. - к стоку транзистора 18, исток которого связан с шиной 7, а затвор - с шиной 13.Усилитель работает следующим образом.В исходном состоянии (режим хра.- нения в ОЗУ) потенциал на управляющей шине 13 соответствует логической "1". Транзисторы 5, б и 18 закрыты, а транзисторы 8 и 9 открыты. На выходах 10 и 11...