Запоминающее устройство

,128045 С 11(00 ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТ ССС пО делАм изОБРетений и ОткРы ОПИСА ЗОБРЕТЕН КО Н С А ов,агров(57) Изобретение относится кти вычислительной техники ибыть использовано для хранен обл ж Я Д 00(56) Авторское свидВ 847371, кл. С 11 ВИДЕТЕЛЬСТВ У кретной информации в цифровой форме. Целью изобретения является повышение надежности устройства. Поставленная цель достигается за счет введения в устройство регистра 26 адреса, третьего и четвертого инверторов 18-19, третьего .элемента 15 задержки, пятого элемента И 6, второго блока 22 сравнения. В устройстве обеспечивается возможность контроля сжатой информации, а также жесткая временная синхронизация работы устройства, что повышает его надежность.2 ил. 1 табл.Изобретение относится к вычислительной технике и может быть использовано для хранения дискретной информации в цифровой форме.Целью изобретения является повышение надежности устройства.На фиг. 1 изображена функциональная схема предложенного устройства, на фиг. 2 - вид упаковки чисел.Устройство содержит счетчик 1, элементы И 2-6, элементы ИЛИ 7 - 10, триггеры 11 и 12, элементы 13 - 15 задержки, инверторы 16 - 19, регистр 20 сдвига, блоки 21 и 22 сравнения, 5 информационные регистры 23 и 24, сумматор 25, регистр 26 хранения адреса, шину 27 тактовых импульсов, шину ,28 начальной установки, шину 29 запи" си и адресную шину 30. гоУстройство работает следующим образом.По сигналу "начальная установканна шине 28 гасятся триггеры 11 и 12. 25Адрес числа записывается в регистр26 адреса и поступает на счетчикЕдиничные выходы всех разрядов счетчика 1 подключены к входам элемента8 ИЛИ, а разряды с К-го по самый 30старший - к входам элемента ИЛИ 7.Поэтому на выходе элемента ИЛИ 7 появляется единичный сигнал только тогда, когда содержимое счетчика 1будет больше И/2, а на выходе элемента ИЛИ 8 - когда адрес в счетчике 1 не равен О. Сигнал с элементаИЛИ 7 взводит триггер 11. Единичныйсигнал с элемента ИЛИ 8 через элемент ИЛИ 10 подтверждает нулевое 40состояние триггера 12, открывает поодному входу элемент И 2, поступаетна инвертор 16, закрывая по одномуиз входов элемента 3. Тактовые импульсы (ТИ) с шины 27 проходят через открытый элемент И 2, воздействуя на элемент ИЛИ 9 и элемент 13задержки. По первому тактовому сигналу, снимаемому с выхода элементаИЛИ 9, содержимое регистра 20 сдвигается на один разряд влево (сдвигпо кольцу), а первый ТИ, задержанный элементом 13 задержки на время,равное времени срабатывания одноготриггера регистра 20, уменьшает содержимое счетчика 1 на единицу,В регистре 20 исходная информация хранится в сжатом виде. Заносится она по шине 29 записи. Если, например, устройство предназначено для хранения девятнадцатиследующих чисел: 1, 2, 3, 4, 6, 7,8, 9, 10, 12, 16, 7, 19, О, 2 1,24, 26, 15, 29, то они могут бытьупакованы в сжатую последовательность(фиг. 2). При хранении чисел в сжатом виде в качестве адреса числа используется его номер в последовательности, Нумерация чисел на фиг. 2 показана в скобках и ведется справа на"лево. Упаковка исходных чисел в сжатую последовательность осуществляется с помощью вычислительной машиныпо специальной программе.При занесении в регистр 20 сжатойпоследовательности одновременно в регистр 23 записывается число, соответствующее нулевому адресу в последовательности (в данном случае нулево-му адресу соответствует число 1110 1),а в регистр 24 записываются младшиеразряды сжатой информации.Предположим, что на двоичный счетчик 1 поступает адрес 01010. Поэтомупосле первого сдвига содержимоерегистра 20 станет равным 1101010011000 10000 11111 (сдвиг по кольцу в обе стороны), а содержимое счетчика 1 - 01001. После сдвига в блоке21 сравнения осуществляется сравнениесодержимого старших разрядов регистра 20 сдвига (в нашем случае 11010)с содержимым регистра 23 (равным11101). После первого сдвига значе.ния эти неравны. Следовательно, навыходе блока 24 сравнения будет коднуля, а на выходе инвертора 17код единицы. Однако элементы И 4 и5 закрыты, так как триггер 12 находится в нулевом состоянии.Аналогичные действия выполняютсяпри поступлении на вход элемента И 2второго, третьего и т.д. тактовых импульсов. При поступлении десятого тактового импульса импульса содержимоесдвигового регистра 20 сдвигается на10 разрядов влево и становится равным1000 10000 11111110 10 1001, а содержимое счетчика 1 - нулю. Нулевое содержимое счетчика 1 является признаком конца поиска нужного числав сдвиговом регистре 20.Выдача найденного числа из регистра 20 осуществляется следующим образом,Нулевой сигнал с элемента ИЛИ 8закрывает элемент И 2, прекращая даль"нейший сдвиг сжатой последовательности в регистре 20, и приводит к образованию единичного сигнала на выходе инвертора 16. Так как триггер 12 погашен, то по одиннадцатому тактово му сигналу на выходе элемента И 2 образуется единичный сигнал, по которому осуществляется выдача найденного числа 10001 из пяти старших разрядов сдвигового регистра 20 через 0 сумматор 25. Этот же сигнал с элемента И 8 через элемент 14 задержки устанавливает триггер 12 в единичное состояние. Этим самым дается разрешение сжатой последовательности в сдвиговом регистре 20 в исходное (началь- ное) состояние. Для этой цели служат элементы И 4 и 5 и инвертор 18, блок 21 сравнения и триггер 11. Триггер 11 указывает направление сдвига сжатой последовательности для возвращения ее в исходное состояние кратчайшим путем. В частности, если триггер 11 установлен в единичное состояние, то ТИ поступают на регистр 20, через открытый элемент И 4, элемент ИЛИ 9 и сдвиг осуществляется справа налево по кольцу, если триггер 11 погашен, то тактовые сигналы пройдут через элемент И 5 и сдвиг выполняется слева направо тоже по кольцу. В обоих случаях сдвиг продолжается до тех пор, пока в старших разрядах регистра 20 не окажется число с нулевым адресом (таким числом является 11101), 35 Так как такое же число хранится в регистре 23, то на выходе блока 21 сравнения появляется единичный сиг-.нал, а на выходе инвертора 17 - соответственно код нуля.40Совпадение старших разрядов информации, поступающих с первого выхода регистра 20, свидетельствует о том, что сжатая двоичная информация возвращена в начальное состояние. Кроме 45 того, можно утверждать, что и старших разрядов регистра 20 переписаны правильно, Проверка остальных разрядов (младших) регистра 20 на совпа.дение осуществляется с помощью ре гистра 24 и блока 22 сравнения. Единичный сигнал с выхода блока 21 сравнения разрешает работу блока 22 сравнения и, если младшие разряды, снима емые со второго выхода регистра 20 55 совпадают, то на выходе блока 22 появляется единичный сигнал, которыйчерез инвертор 18 поступает на элемент И 6, на второй вход которого через элемент 15 задержки поступает коднуля с выхода инвертора 17.,При совпадении кодов нуля, поступающих с инверторов 17 и 18, с выхода элемента6 выдается сигнал, который запрещаетработу элементов И 4 и 5. Тем самымпрекращается сдвиг информации в регистре 20 и осуществляется контрольправильности перезаписи всех разрядов сжатой двоичной информации,Одновременно запрещающий сигналс выхода элемента 6 инвертируется инвертором 19 и производит считываниенового кода адреса, поступившего врегистр 20,Таким образом, наличие регистра20 обеспечивает временную синхронизацию работы устройства с работойсистем, обеспечивающих выработку адреса числа. Кроме того, такое построение устройства запрещает обращениек блоку памяти при наличии случайныхошибок в записи информации. На этомзаканчивается цикл обращения к запоминающему устройству.Из фиг. 2 видно, что для хранениядевятнадцати пятиразрядных чисел необходимо иметь 23 запоминающих элемента, Количество запоминающих элементов определяется выражениемш =И+и - 1гФгде И - количество хранимых слов (числа) в запоминающем устройстве,п - разрядность хранимых чисел.С учетом контроля информации количество запоминающих элементов увеличивается незначительно по сравнению с обычным способом хранения чисел. Общее число элементов (триггеров) составит ш = 2 ш - п )Если хранить эти же числа обычнымспособом и не производить контрольинформации на регистре 20 сдвига, топотребуется запоминающих элементовш, = Ии,т,е. для нашего примера 95 триггеров.Сравнительные данные необходимогоколичества запоминающих элементовприведены в таблице.1280454 Количество запоминающих элементов (триггеров) Емкость паРазрядност и=М ш ш =И+и гш =2 ш -иг 19 23 160 32 36 67 884 69 10240 1033 65536 4 111 64 132 1024 10 2056 16 4096 8206 При применении регистра 24, блока 20 22 сравнения, инверторов 18 и 19, регистра 26 адреса элемента 15 задержки и элемента И 6 и сжатого способа хранения двоичной информации при незначительном увеличении объе ма оборудования достигается контроль сжатой двоичной информации с высокой достоверностью и обеспечивается жесткая временная синхронизация работы устройства, 30 Запоминающее устройство, содержащее счетчик, выходы которого соединены соответственно с входами первого и второго элементов ИЛИ, первый вход счетчика соединен с выходом первого элемента задержки, вход которого соединен с выходом первого эле мента И и с первым входом третьего элемента ИЛИ, первый триггер, первый вход которого соединен с шиной начальной установки, второй вход первого тРиггера соединен с выходом пер вого элемента ИЛИ, первый вход первого элемента И соединен с шиной так" товых импульсов, второй вход первого элемента И соединен с выходом второго элемента ИЛИ, с входом первого ин вертора и с первым входом четвертого элемента ИЛИ, второй вход которого соединен с первым входом первого триггера, выходы четвертого элемента ИЛИ и первого инвертора соединены соответственно с первыми входами второго триггера и второго элемента И, выход второго элемента И соеди- нен с входом второго элемента задержФормула изобретения ки, выход которого соединен с вторымвходом второго триггера, первый выход второго триггера соединен с вторым входом второго элемента И, третий вход которого подключен к шинетактовых импульсов, выходы первоготриггера соединены соответственно спервыми входами третьего и четвертого элементов И, вторые входы которыхподключены к шине тактовых импульсов, третьи входы третьего и четвертого элементов И соединены с вторымвыходом второго триггера, регистрсдвига, первый и второй входы которого соединены соответственно с выходами третьего элемента ИЛИ и четвертого элемента И, выход третьегоэлемента И соединен с вторым входомтретьего элемента ИЛИ, третий входрегистра сдвига соединен с входомпервого информационного регистра ис шиной записи, выход первого информационного регистра соединен с первым входом первого блока сравнения,второй вход которого соединен с первым выходом регистра сдвига и с первым входом сумматора, выход первогоблока сравнения соединен с входомвторого инвертора, выход втррого элемента И соединен с вторым входом сумматора, выход которого является выходом устройства, о т л и ч а ю щ ее с я тем, что, с целью повышениянадежности устройства, в него введены регистр адреса, третий и четвертый инверторы, третий элемент задержки, пятый элемент И, второй информационный регистр и второй блоксравнения, выход которого соединенс входом третьего инвертора, входы1280454 Р(5) гю) 7(171 г.Р Составитель А.ВорТехред В.Кадар н Корректор М,Демчик актор Н.Горва каз 7057/46ВНИИПИ 43 Тир Подписиета СССРтийнаб., д. Государс ам изобр венного коми тений и отк 35, Раушска 13035, М сква, ЖФ роизводственно-полиграфическое предприятие, г. од, ул. Проектная, 4 второго блока сравнения соединенысоответственно с выходами первогоблока сравнения, вторым выходом регистра сдвига и с выходом второгоинформационного регистра, вход которого подключен к шине записи, выходвторого инвертора соединен с входомтретьего элемента задержки, выходкоторого соединен с первым входомпятого элемента И, второй вход пятого элемента И соединен с выходом третьего инвертора, первый вход регистра адреса является адресным входом устройства, второй вход счетчи ка соединен с выходом регистра адреса, второй вход которого соединен с выходом четвертого инвертора, вход которого соединен с четвертыми входами третьего и четвертого элементов 1 О И и с выходом пятого элемента И.