G11C 7/10 — устройства интерфейса ввода-вывода данных, например схемы управления вводом-выводом данных, ввода-вывода буферных данных

Номер патента: 282410

Опубликовано: 01.01.1970

Авторы: Андреев, Арестов, Желудаге

МПК: G11C 7/10

Метки: ввода, информации, памяти, регистра, триггеры, фотодиодного

...а также увеличать быспродействие, так как запись новой информации в регистр памяти производится одновременно со стиранием старой.На чертеже приведена функциональная схема предложенного устройства.Фотодиоды 1, 2, 3 соединены с единичными входами 4 триггеров 5, б, 7 регистра памяти. Вход 8 ждущего блокинг-генератора 9 подключен через конденсаторы 10 к нулевым выходам 11 триггеров, а выход 12 блокинг-генератора соединен с нулевыми входами 18 тех же триггеров. Шина установки нулевого состояния 14 через диоды 15 соединена с единичными входами триггеров.Принцип работы устройства заключается в 5 следующсм.При установке нулевого состояния потенциал земли через диоды 15 подается на единичные входы триггеров и устанавливает их в исход,ое...

Номер патента: 310305

Опубликовано: 01.01.1971

Авторы: Гсс, Орлов, Пат

МПК: G11C 7/10

Метки: лиотека

...с катодами диодов 5 и б.Схема работает следующим образом.15 В исходном состоянии транзистор 3 закрыт, и напряжение Е, полностью приложено к анодам диодов 5 и б. Поскольку Ег)Еь то диоды закрыты разностью потенциалов Ег - Еь и сигнал не выделяется ца резисторах нагрузки 7 и 8.При поступлении стробцрующего импульса на вход транзистора последний открывается, и от источника напряжения Ег через резисторы 7 и 8, диоды 5 и б, через соответст вующие плечи вторичной обмотки трансформатора 1 и токозадающий резистор 2 проходит ток, открывающий диоды. В этом случае сигнал со вторичной обмоки трансформатора 1 через малые динамиЗ 1 ОЗОБ Составитель В. Г. Привалов Техред Т, П. Курилко Корректор О. Б, Тюрин анкин акто каз 357/1256 Изд. Хе 1019 Тираж...

Номер патента: 370649

Опубликовано: 01.01.1973

Авторы: Чернышев, Чухр

МПК: G11C 7/10

Метки: разрядный, формирователь

...источником питаниякомплекса логических схем управления разрядным формирователем.Выходное устройство 1 б формирователявьэполнено на двух последовательно соединенных транзисторах типа 17 р - и - р- и 18 и -р - и- типа с нагрузочными резисторами 19, 20в коллекторцых цепях, общая точка связи которых подключена к шине 21 разрядной линии, база транзистора 18 и - р - и- типа соединена с выходом схемы ИЛИ 2, база транзистора 17 р - и - р- типа через резистор связи - с выходом однокаскадного усилителя,его эмиттер - с плюсом источника + Ел питания с более высоким потенциалом, а переход база - эмиттер зашунтирован резистором22 утечки.Разрядный формирователь работает следующим образом.В статическом состоянии, т. е. при отсутствии сигналов зациси...

Номер патента: 377871

Опубликовано: 01.01.1973

Авторы: Рыбин, Шаповалов

МПК: G11C 7/10

Метки: запоминающего, коммутатор, сигналов, считывания, устройства

...17 и управляющие 18 - 25 обмотки, диоды 2 б - 33, усилитель 34 и источники 35 - 41 сигналов.Наклонными линиями в местах пересечения обмоток и сердечников показано направление намотки,Коммутируемый сигнаал положительной полярности поступает на одну из входных обмоток, например, с источника 37. При этом э.д.с., индуцируемые на других обмотках матрицы, имеют направления, обозначенные на схеме знакаМи в+ и е - , Диоды 26, 29, Зд и 33 открываются. Вследствие малого сопротивления диодов суммарный магнитный поток и, следовательно, напряжения на всех обмотках сердечников 1, 4, 5 и 8 близки к нулю. Соотношение числа витков входных н управляющих обмоток выбирается таким, что открытые диоды выводятся напряжениями е+ в область малого прямого...

Номер патента: 441566

Опубликовано: 30.08.1974

Авторы: Давыдов, Дымма, Кудрявцев, Кузнецов

МПК: G11C 7/10

Метки: выборки, информации

...(на фиг. 2,например, выбрана кодовая последовательйость 100 на Вх 101 на Вхр, 110 - на Вх, 11 - напроменувонном входв, 001 - нв Вх)проходят на входы Ф схем "И-НЕ"и одновременно на входы 5 соответствующих триггеров. Положительный фронт информационногосигнала взводит соответствующий4415663триггер и образует на его единичном выходе перепад, соответствующий уровню ф 1 (за уровень "1принят положительныИ перепад от нуля до +5 в), Проинвертированные 5 схемой "И-НЕ" 1 сигналы подаются на схему "ИЛИ" 5, которая осуществляет сборку информационных сигналов. Срез выходного сигнала поступающего с выхода 8 схемы "ИЙИ", 1 о обеспечивает одновременную перестановку всех, взведенных ранее, триггеров в исходное состояние.Так как эту перестановку...

Номер патента: 445074

Опубликовано: 30.09.1974

Авторы: Востокин, Любецкая, Новиков

МПК: G11C 7/10, G11C 8/12

Метки: адресных, выбора, слов

...входу группы ключей 9. Выходы блока8 соединены с группами элементов5 одновременного считывания. Кроме того, выходы группы ключей подсоединейы к выходным шинам 10.445074 Устройство работает следующимОбРаЗом,При подаче комбинации парал-,лельного кода с приемника телеграного кода на входы 3 запомина-,ется первый же знак или группазнаков в блоке 1 памяти. Сигнал озапоминании подается через схему2 и схему 7 в блок 8, который дает сигнал на блок 4 ввода адресныхслов. На первую группу 6 элементов5 одновременного считывания адресного слова поступает сигнал опроса, Если пришедший из канала связизнак или группа знаков и знак илигруппа знаков заложенные на перфоленте или перфокарте, не совпадают, то блОк памяти занимает исходное состояние,...

Номер патента: 473211

Опубликовано: 05.06.1975

Авторы: Гордонов, Мамджян

МПК: G11C 7/10

Метки: блок, вводом-выводом, записи, запоминающего, информации, последовательным, устройства

...ропзводится запись 1 или считывание) ицфорацпп послелователио с первого, второго и ",. л разрядов выбранного алреса.В известно олокс записи используятся и ГОКО 2 11 Х КЛ 101 С Й И ОДИ П. ООЩИ Й Л,1 51 ВСС.П разрядов, разрялцый форчироватсль записи. Однако акой о,Ок записи Оо,ас", 105(01 быть примснсц только лля ЗУ с цсразрушдющич считыванием информации.Целью изобрстсция является расщирецпе области причснения блока записи лля ЗУ с последовательпыч вводом-выводом пнфорации.Поставленная цель лостигается тсч, что в устройство ввслсп), и логических схем по числу токовых клочей, каокдая из которых состоит из двух схезя И, выходы которы.; подключены ко вхолач схемы ИЛИ; выход каждой схсчы И 1 И подключсц ко входу сЮВСС ВуЮШСГО;с;ОВОЛП(ГО...

Номер патента: 491945

Опубликовано: 15.11.1975

Авторы: Жиров, Ли, Мельников, Смирнов, Соколов

МПК: G11C 7/10

Метки: ввода, информации

...воду второго блока считывания 15 8, другой - ко воду третьего блока считывания 9, выход которого соединен с другим входом первого блока записи 4.Устройство работает следующим образом.Блок 1 задания адреса формирует все ад реса слов памяти. Адреса слов памяти, которых нет в пасто,пций момент на буферных регистрах 6, передаются на регистр адреса 2.Содержимое регистра адреса сравнивается с помощью схемы 3 с содержимым буферных 25 регистров адресов 5.1 ажлый регистр 5 содержит адрес для групгы последовательны секторов (групп последовательных слав), ранящися в регистрах 6.В случае несовпадения адреса регистра 2 Зо с адресами в регистрах 5, запускается с поРедактор Б. Нанкина Заказ 88/10 Изд, Юо 1986 Тираж 674 Подписное ЦНИИПИ Государственного...

Номер патента: 743027

Опубликовано: 25.06.1980

Автор: Гаврилов

МПК: G11C 7/10

Метки: адресный, коммутатор, многокоординатный

...выполненные в виде линейных п-ступенчатых комбинаторных переключателей 4 и 5 с входными обмотками 6 и выходными обмотками 7, Начала выходных обмоток переключателей подключены к координатным шинам ди743027 Формула изобретения б Составитель В,Техред К. ШуфриТираж 662 авриловКорректор Н. СПодписноеитета СССРоткрытийя наб., д. 4/5ул. Проектная,Редактор Ч. ИваноЗаказ 3474/44 ЦНИИПИ Государственного копо делам изобретений и 113035, Москва, Ж - 35, Раушск лиал ППП Патент, г. Ужгород,одного реверсивного деуюфратора, а концы - к двум элементам юглюсования 1,8 и 9, выполненных, например, в виде резисторов. Каждая ступень координатного переключателя строится на основе матрицы Адамара. Устройство работает следующим образом, Одновременно на входных...

Номер патента: 765873

Опубликовано: 23.09.1980

Авторы: Исаева, Невядомский

МПК: G11C 7/10

Метки: записи-считывания, запоминающих, устройств, формирователь

...проводимостей транзистора 2 и МДПрезисторавозрастает,Вследствие этого через открытый транзистор 2 на затвор управляющего транзистора 3 поступает напряжение, достаточное дляего отпирания, Соотношение проводимостей. управляющего транзистора 3 и МДП-резистора 6 выбрано таким, что на шине выбранэю ной строки накопителя устанавливается напряжение + 5 В. Если одновременно на изолированную подложку подать напряжениестирания амплитудой - 30 В, то в ячейкахвыбранной строки происходит стирание ин 46формации. При работе формирователя наневыбранную строку иа словарную шину 9из дешифратора поступает напряжениелог. О.В этом случае коммутирующий транзистор 2 и транзистор 5 считывания закрыты,м а через МДП-резисторемкость затворауправляющего...

Номер патента: 767835

Опубликовано: 30.09.1980

Авторы: Баранов, Герасимов, Кармазинский, Савостьянов

МПК: G11C 7/10

Метки: выходных, запоминающего, кмдп-транзисторах, сигналов, устройства, формирователь

...выполнятьэлемент согласования на МДП-транзисторе р-тииа и МДП-транзисторе п-типа, затворы которых соединены с первым и вторым входами, стоки - с выходами, исток МДП- транзистора р-типа подключен к шине питания, а исток МДП-транзистора п-типа к шине нулевого потенциала.На чертеже приведена электрическаясхема формирователя, который содержитэлемент 1 согласования, выполненный наМДП-транзисторах п-типа 2 и и-типа 3,шине 4 питания и шине 5 нулевого потенциала, элемент 6 И-НЕ, элемент 7 ИЛИ-НЕ,первый 8 и второй 9 инверторы, первый 10и второй 11 информационные входы, управляющий вход 12 и выход 13,Информационные входы 10, 11 подключаются к первой и второй разрядным шинамзапоминающего устройства,Г ыходной каскад работает в режимах"запрета...

Номер патента: 798913

Опубликовано: 23.01.1981

Автор: Гладков

МПК: G06K 11/00, G11C 7/10

Метки: ввода, информации

...4, выходу 37 генератора 10, выходу регистра б.Координатное поле планшета 2 разделено на две зоны: зону считывания кода любого байта, состоящую из 256 квадратов,.и зону управления, разде- ЬО ленную на четыре части па числу выходов дешифратора 5.В зоне считывания байтов изображены буквы, цифры, разделительные знаки и другие символы. В зоне управле- Ь 5 ния изображены названия режимов индикации, вида работы.Устройство для ввода информации работает следующим образом.Блок 1, составленный из непрерывно работающего счетчика, и системы дешифраторов, циклически вырабатывает все импульсы, необходимые для упорядоченной во времени работы всех узлов устройства Каждый цикл работы блока 1 разделен на три основных такта времениВ начале первого...

Номер патента: 809344

Опубликовано: 28.02.1981

Авторы: Баталинский, Иванов, Молодчик, Юрчишин

МПК: G11C 7/10

Метки: выборки, информации

...управляющиевходы которых подключены к шинам управления.На чертеже представлена схема устройства.Устройство содержит магнитные запоминающие элементы, прошитые адресными обмотками 1 и обмотками 2 считывания, одни концы которых соединеныс информационными входами 3 мультиплексоров 4, другие подключены к выкодам 5 соответствующих мультиплек О соров 4, управляющие входы б и 7 которых подключены к шинам управления.Устройство работает следующим образом.Каждый мультиплексор 4 совместнос обмотками 2, подключенными к нему,образуют триггер, осуществляющий фиксацию и выдачу считанной иэ ЗУ информации. Указанный триггер устанавливается в нулевое состояние единичным ЗО сигналом сброса на входе б, а в еди809344 Составитель В....

Номер патента: 849213

Опубликовано: 23.07.1981

Авторы: Абражевич, Кулаго, Тихович

МПК: G06F 5/00, G06F 9/46, G11C 7/10 ...

Метки: буферизацией, данных, дляуправления, многоканальное

...2 и 3 в регистр 47 (Фиг.2). Параллельно по входу 3 через элемент 16 ИЛИ, по 5 ,заднему фронту синхроимпульса по входу 8, устанавливается триггер 30, указывающий, что регистр 47 полный, и сбрасывается сигнал на С-входе триггера 37 регистра 47.ОДлительность такта выбрана таким образом, что к моменту прихода на вход 8 заднего фронта следующего синхроимпульса (второй такт) принятый байт А данных успевает переза-, писаться (так как на всех. входах разрешающий высокий уровень) по крайней мере в регистры 48 и 49 (т.е. и = 2 и осуществляется сдвиг байта данных на две ступени).Перезапись идет и далее (при усло вии, что буфернаяпамять 1 пуста) насколько позволяет длительность такта, но устройство не фиксирует этот сдвиг.Во втором такте по...

Номер патента: 851488

Опубликовано: 30.07.1981

Авторы: Аржеухов, Морозова

МПК: G11C 7/10

Метки: воспро, двоичной, изведения, канале, коррекции, магнитного, носителя, ограничениясигналов, последовательностис, уровня

...на интервале задержки, и пропорционально наименьшему из выбросов, если их несколько (К ( - ). В том случае, если импульс ане принадлежит выбросу, величина интервала коррекции не изменяется, с=Определяют максимальную амплитуду помехи а, и минимальную амплитуду сигщфхнала а . . на текущем интервале коррек"мчции .Определяют уровень ограничения 11+, на интервале Т по формуле (1).Формируют выходной импульс путем сопоставления амплитуды импульса задержан 1 о 15 го гз зо зз 40 ной последовательности с определенным на интервале Ф уровнем ограничения Г 1;,.На чертеже изображено устройство, реализующее предлагаемый способ, блок-схема. Устройство содержит элемент 1 задержки,ограничитель-формирователь 2, блок 3 стробирующих импульсов,...

Номер патента: 886047

Опубликовано: 30.11.1981

Авторы: Акимова, Гладков, Горощенко, Рябов, Чудинов

МПК: G11C 7/10

Метки: записи, информации, оперативную, память

...трафареты с различными видами координатных сеток, Координатное пож планшета 2 позволяет й формировать любой байт, устанавливать различные режимы работы сопряженнного устройства. Координатные сетки некоторых сменных трафаретов имеют зону типов решаемых задач и зоны ввода кода различных параметров и чисел в регис ры 7. Датчик 3 кодов посждовательно воспринимает сигналь с поверхности планшета 2. Преобразователь 4 кодовпредназначен для преобразования после довательного комбинированного кода, поотупающего от датчика 3 кодов, в паралдельный двоичный код координат Х и У.1 енаратор 5 одиночных импульсов предназначен для формирования в момент нажатия кнопки ввода одиночных сигналов поступивших посждовательно в различные це 1 щ; например,...

Номер патента: 963010

Опубликовано: 30.09.1982

Автор: Гладков

МПК: G11C 7/10

Метки: записи, информации, считывания

...67 устройства,Устройство работает следующим образом.1 в Каждый короткий импульс вызываетработу первого триггера 13. Этоттриггер устанавливается в "1" первымраспределительным импульсом, а сбрасывается под воздействием второго15 распределительного импульса. Импульсы средней длительности вызывают работу второго счетчика 11, импульсыбольшей длительности вызывают сбрособоих счетчиков 3 и 11 и регистра 10,20 После установки устройства в исходное положение первый импульс средней длительности переводит второйсчетчик 11 в кодовое состояние 000 1(с единицей в младшем разряде),25 В данном устройстве этот код проходит через элемент И 18 и вызываетпод воздействием импульсов на выходе 23 первого триггера 13 работупервого счетчика 3 и,...

Номер патента: 993268

Опубликовано: 30.01.1983

Авторы: Айзман, Бодрин, Лаишевский, Марухненко, Шевяков

МПК: G11C 7/10

Метки: запоминающее

...адресных шинах 3 сменяется другим, соответствующим выборке второй полустроки, По окончании считывания первой строки матрицы 2 на шину считывания. подается следующий им 1 пульс, период следования которых равен 2 КСээ, где К- число столбцов в одной части матрицы 2, После смены кода в первой части матрицы 2 начинает считываться информация второй полустроки первой части матрицы 2, за время считымния которой во второй части матрицы 2 на принадлежащих ей адресных шинах 4,осуществляется смена кода, соответствующего выборке второй полустроки. Аналогично производится считымние информации с остальных. строк матрицы 2.Предложенное ЗУ позволяет производить считывание информации с частотой, превышающей предельно допустимую часто ту обращения к...

Номер патента: 1043656

Опубликовано: 23.09.1983

Авторы: Верига, Тихович

МПК: G11C 7/10

Метки: буферизацией, данных, многоканальное

...синхронизируюшие входы триггеров всех каналов соединены с входом синхросигнала устройства, а второй вход элемента ИЛИ третьего канала соединен с единичным выходом триггеl ра первого канала, введены триггер контроля флажков, триггер сбоя флажков, два элемента сложения по модулю два и элемент ИЛИ, причем вход установки единицы триггера второго канала соединен с выходом элемента И второ. го канала, во всех каналах, кромепоследнего, вход установки нуля триггера соединен с нулевым выходом триггера последующего канала, а вход сброса - с входом сброса устройства и инверсным входом установки единицы триггера контроля флажков, синхронизирующий вход которого соединен с входом синхросигнала устройства, а вход установки нуля и прямой вход установки...

Номер патента: 1198564

Опубликовано: 15.12.1985

Авторы: Владыченский, Гладков

МПК: G11C 7/00, G11C 7/10

Метки: записи, информации, оперативную, память

...кода, выходы дешифратора соединены свходами группы распределителя импульсов, выходы группы которогосоединены с соответствующими входами регистров группы и регистра, выходы блока элементов ИЛИ соединеныс соответствующими входами регистра.8564 аказ 7724/50 Тираж 583 Подписно НИИ Филиал ППП "Патент" оектная, 4 Уж. ород,1 119Изобретение относится к вычисли 1 тельной технике, а именно к устройствам для записи информации в оперативную память, и может быть использовано в координатных пультах ввода, информацииЦелью изобретения является повышение быстродействия устройства.На чертеже представлена структурная схема устройства.Устройство для записи информации в оперативную намять содержит блок 1 синхронизации, блок 2 ввода информации,...

Номер патента: 1243030

Опубликовано: 07.07.1986

Авторы: Блинков, Горовой, Хвощ, Черняковский

МПК: G06F 13/00, G06F 13/42, G11C 7/10 ...

Метки: памятью

...44 вырабатывается строб приема данных в регистрмагистрального элемента, и, в зависимости от значения сигнала "Байт"на входе 35 и состояния триггера 3,через элементы ИЛИ 6 и 7, И-НЕ 19 и 20 на выходах 40 и 41 вырабатываются стробы записи даниьх н память,если нет ошибки протокола обменаи корректны адрес и данные, поступившие в блок. Вместе с выработкой стробов записи запускается элемент 22задержки, программируемый по входу 39резистивно-емкостной цепочкой (не по 5казана) на время срабатывания микросхем памяти в режиме записи, Послеотработки задержки через элемент НЕ 18и элементы И-НЕ 19 и 20 происходитсброс на выходах 40 и 4 1, стробов записи, через элемент ИЛИ 8 стробируется триггер 4 и на выходе 29 появляется сигнал Синхроимпульс...

Номер патента: 1283852

Опубликовано: 15.01.1987

Авторы: Аврукин, Заблоцкий, Кондратьев, Фирсов

МПК: G11C 7/10

Метки: буферной, памятью

...работу устройства для,ш = 4.Пронумеруем элементы от 1 до 4и введем понятие активности -го элемента - А; ( = 1,4) . Наиболее активному элементу, (который использовался последним), присвоим активность,равную "1" (А; = 1), элементу, который использовался перед ним - "2"(А; = 4).В таблице приведены все возможныехронологии и соответствующие им кодыдля ш = 4.1283852 Продолжение таблицы Код хронологии Хронология Хронология Код хронологиир Е В 4;ф 4 А,зф А 2 Афф 2 4 1 Э О 11 О 4 Э 4 Э 2 1 1 1 1 О 1 2 4 3 1 О 1 1 1 ще мДля примера рассмотрим переход из состояния хронологии 24 13 в новоеФсостояние при различных номерах наиболее активного элемента с входов 6. Состояние хронологии должно быть получено (если исходное состояние 2413) под...

Номер патента: 1298799

Опубликовано: 23.03.1987

Авторы: Дрель, Мугинштейн

МПК: G11C 7/10

Метки: блоками, памяти

...и поступаю щий через элемент И 26 на вход сброса регистра 23. После приема адреса на ре 1298799гистр 23 на входах блока 24 сравнения оказываются одинаковые сигналы, что приводит к появлению на его выходе единичного потенциала, поступаюгцего на вход 10 блока 4 синхронизации.Разрядность регистра 23 и соответственно количество разрядов, поступающих с регистров 23 и 14 на входы блока 24 сравнения. определяются числом разрядов в адресе, необходимых для задания различных номеров блоков памяти, к которым осушест- О вляется обращение. Например, при наличии в группе выходов 8 блоков памяти емкостью по 8 К слов каждый для задания номера, при шестнадцатиразрядном адресе, достаточно трех старших разрядов адреса.По сигналу на выходе 20 блока 4...

Номер патента: 1305771

Опубликовано: 23.04.1987

Авторы: Глотов, Саримахмудова, Семеняк, Шапошник

МПК: G11C 7/00, G11C 7/10

Метки: буферной, памятью

...выхода 14 поступает на вход 16 счетчика 42 счетчика 3 и добавляет в счетчик единицу. Состояние счетчика 3 с выхода 23 поступает на входы 24 элементов 4 и на вход 25 элемента 5, Один из элементов 4 открывается и пропускает сигнал на выход 26, а также на выход элемента 5. Та схема, которая пропускает сигнал, стробирует свой регистр 6, поэтому информа 13057 ция, поступающая на входы 29 регистров 6, записывается в один из них. Если для данного кода операции не выбраны все операнды, то на вход 9 блока 1 управления поступает из устройства управления сигнал сброса и триггер 33 устанавливается в нулевое состояние. Пришедший новый запрос аналогично предыдущему проходит указанные цепи, записывает следующий операнд в 10 тот регистр, который...

Номер патента: 1309081

Опубликовано: 07.05.1987

Автор: Ермолин

МПК: G11C 7/00, G11C 7/10

Метки: блокам, обращения, памяти

...выбранной, а остальные невыбранные). При этом по обмоткам 8 г - 8 гпотечет ток, который вызывает появление ЭДС ца обмотках 6 г - 6 гн и 7 г - 7 гкНа выходах 1 г - 11 импульсы ЭДС из-за встречного включения пар обмоток 7, и 7, 7,. и 7, 7 и /гкомпенси. ру)отся, т.е. при подключении к ним резисторов 12, -12 нагрузки токов (помех) в них не будет.Если обмотки 6( - бг совместно с резистором 10 образуют замкнутую цепь, по ней потечет ток, который создает падение напряжения на обмотке 61 трансформатора 5, неработающего Ц)ормирователя 3, выбранной пары. В результате по обмоткам 7, - 7 г выбранной пары трансформаторов при подключении к ней нагрузки 12, потечет ток опроса соответствующей полярности (при выбранном формирователе Зг потечет ток...

Номер патента: 1411821

Опубликовано: 23.07.1988

Авторы: Науман, Нефедов, Шумкина

МПК: G11C 7/00, G11C 7/10

Метки: адресно-разрядных, запоминающего, коммутатор, сердечниках, токов, устройства, ферритовых

...6, создавая току записи обход.ной путь через дополнительную шину2 выборки. Одновременно замыкаютсяпо одному ключу 3 записи в тех разря дах, где должна быть записана "1",Тем самым ток записи протекает через выбранную шину 1 выборки в разрядах, где осущес твляе тс я запись 1и через шину 2 выборки в разрядах ,где осуществляется запись ОТаким образом , в отличие о т и звес тного коммутатора адресноразрядныхтоков , число которых в запоминающемустройстве равно числу ра зр ядов К ,прецложенный коммутатор по зволяе тобойтись одним таким коммутатором .При э том аппаратурные затраты в так ом коммутаторе меньше, чем в К и звестных коммутаторах, и ток потребления меньше в К раз. формула изобретенияКоммутатор адресно-разрядных токов...

Номер патента: 1444884

Опубликовано: 15.12.1988

Авторы: Кужольная, Солдатенко, Чернобылов

МПК: G06F 12/00, G11C 7/10

Метки: буферное, запоминающее

...состоитиэ и+1 тактов. Каждый такт состоитиз двух полутактов,В первом полутакте первого тактацикла по положительному Фронту управляющего импульса 3-Сдв (с четвертогвыхода блока 15 управления) лроисходит сдвиг информации во входном регистре 2 с выдачей на его последова"тельной выход первого разряда словаа;, по единичному уровню импульса ВР(с второго выхода блока 15 управления) и импульсу ВК (с первого выходаблока 15 управления), считывание идалее запись первых разрядов слова а; , , а;+,по отрицатель-.ному перепаду импульса 3-Сдв соответстненно н первый 4, второй б и третий 8 выходные Э-триггеры и выдачаих с выходов П-триггеров на выходы9, 1 О и 11 устройства.Во втором полутакте первого тактацикла по нулевому уровню импульса ВРи импульсу...