Росницкий

Номер патента: 1765846

Опубликовано: 30.09.1992

Авторы: Алексеев, Ковалев, Минкина, Росницкий, Савельев, Торотенков

МПК: G11C 11/14

Метки: доменного, запоминающего, сигналов, тактирующих, устройства, формирователь

...сигналов 21 и выходы 22 блока.Дешифраторы (фиг, 2) выполнены на логических элементах НЕ, И, ИЛИ, в которых выходы регистра 14 или регистра 15 соединены через элементы НЕ 23 или непосредственно с элементами И 24, элементы И 24 подсоединены к элементу ИЛИ 25.На фиг. 3 показана электрическая схема формирователей сигналов (одного из группы формирователей сигналов 21), включающая логические элементы и триггер, Входными элементами формирователей сигналов являются элемент И-НЕ 26 и элемент И 27, подсоединенный к элементу ИЛИ-НЕ 28, а выходным элементом является триггер 29.Формирователь работает следующим образом,Вначале производится асинхронный или синхронный установ в "0" триггера 12, первого регистра 14, второго регистра 15 и...

Номер патента: 1675949

Опубликовано: 07.09.1991

Авторы: Ковалев, Косов, Росницкий, Савельев, Торотенков

МПК: G11C 11/14

Метки: доменах, запоминающее, магнитных, цилиндрических

...И первой группы 5, кроме второго элемента группы, поскольку на его вход не поступил сигнал сопровождения с второго блока группы 3. При этом сигналы сопровождения в разное время, поступающие на элемент ИЛИ 7, запускают одновибратор 9, длительность управляющего импульса с выхода которого достаточна для подачи необходимого количества импульсов с многофазного генератора 1 для увеличения соответствующих значений адреса в адресных регистрах группы 10, кроме второго, на единицу. При этом код счетчика 8 уменьшится на и - 1, Таким образом, по адресу, хранящемуся во втором из группы регистров 10, не будет передано слово данных по группе входов-выходов 14, В том случае, если в следующей серии тактовых импульсов будет сформировано слово во...

Номер патента: 1667156

Опубликовано: 30.07.1991

Авторы: Алексеев, Жучков, Ковалев, Лашкова, Росницкий, Савельев, Торотенков

МПК: G11C 29/00

Метки: запоминающее, исправлением, ошибок

...построчного кон) роля поступают для анэли.а В блок аб аружения ошибок 11 (фиг,2).В случае, если В сумме будут с одер)каться одни О и при отсутствии ошибок построчного контроля, не Вырабатывается сигнал корректируемай 14 или неисправимой )шибки 15 Опрос ашгбки фогмируется счетчикам 19 в режиме счгтывэнния В конце прохОждения массива гнфармэции и падэется В блок Обнаружения ащфок 11. При отсутствии ошибок или в .;учае сигнала неиспрэвимсгй ошибки повто,)ое считывание С КООРЕкЦИЕИ ИгфаамаЬ 1 И Не ПРОИ,)ВОЦИТ- ся, Неиспрэв 4 мэя а 1 и 1 О;э бываег Двух Видав; 8 сли кОличестВО едииц В сумме мэссиВВ2 если Отсут"ТВ 1 ют ециницы в сумме и имеется ошибка Осгрочного контроля состояние "1" трипера 261, Два Вида неисправности ОбьеДинягатся В...

Номер патента: 1649614

Опубликовано: 15.05.1991

Авторы: Жучков, Кирпаль, Косов, Кугутов, Росницкий, Савельев, Степанян

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...В случае возникновения одиночной ошибки в блоке коррекции 13 производится ее корректировка, В блоке декодирования, кроме того, формируются сигналы "Корректируемая ошибка" или "Некорректируемая ошибка" для каждого из накопителей 2 блока памяти 1, которые передаются в соответствующие разряды первого регистра 6,После этого, откорректированное число через мультиплексор 14 по сигналу "Чтение корректируемого числа" передается на информационные выходы устройства. Код числа непосредственно с выходного регистра 5 по сигналу "Чтение некорректируемого числа" поступает через мультиплексор 14 на информационные выходы устройства.В режиме контроля блоков и узлов запоминающего устройства контролируется работа блоков контроля 9 и 10, блока кодирования...

Номер патента: 1617457

Опубликовано: 30.12.1990

Авторы: Алексеев, Ковалев, Косов, Коськина, Николаев, Росницкий, Савельев, Торотенков

МПК: G11C 11/14

Метки: доменной, модуль, памяти

...импульс по входу13 поступает на третью группу входовтретьей группы 8 усилителей считывания.Считанное слово заносится в реьгистр 9 числа и далее выдается черезмультиплексор 12 на числовые выходымодуля доменной памяти, которые имеюттри состояния. На управляющем входемультиплексора 12 должен при этомприсутствовать сигнал выбора модулядоменной памяти,Стабилизация токов продвижения с помощью блока 10 корректирующих индуктивных элементов позволяет использовать общий стробирующий импульс для всех усилителей считывания третьей группы 8, поскольку считанные сигналы будут повремени зафиксированы относительно токов продвижения.5 161745Использование блока 11 корректирующих резисторов позволяет регулировать коэффициенты усиления...

Номер патента: 1615805

Опубликовано: 23.12.1990

Авторы: Алексеев, Братман, Ковалев, Минкина, Росницкий, Савельев, Соколова, Торотенков

МПК: G11C 11/14

Метки: доменах, запоминающее, магнитных, цилиндрических

...соответственно, увеличивается частота импульсов, запускающих формирователь 2 поля вращения. При уменьшении напряжения питания Чпиг частота тактовых импульсов генератора 4 уменьшается. При изменении частоты поля вращения, обусловленном изменением напряжения питания устройства, изменяются установившиеся значения в переходном процессе нарастания и спада тока поля вращения (фиг.З), что позволяет стабилизировать амплитуду тока,5 10 15 20 25 30 35 40 45 50 55 Наличие терморезистора 13 в делителе 5 напряжения (фиг.2) позволяет корректировать значение упраляющего напряжения Чупр при изменении температуры окружающей среды, Стабилизация по напряжению питания Чгн генератора 4 тактовых импульсов обеспечивается стабилизатором 14 напряженияия.При...

Номер патента: 1566409

Опубликовано: 23.05.1990

Авторы: Жучков, Ковалев, Косов, Лашкова, Росницкий, Савельев, Соколова, Торотенков

МПК: G11C 11/14

Метки: доменной, памяти

...массива, по входу 27 поступает сигнал адреса устройства, переводящий триггер 6 в "1". На блоке 19 задержки с помогцью триггера 6 формируется имчульс требуемой для режима записи длительности, Из блоков 21 доменной памяти в блоки оперативной памяти группы 14 заносятся массиг:,ы данных После накопления массива через мультиплексор 11 в буферный регистр 10 и затем в соответствующий регистр 1 передаются слова карт годности, Поочередно осуществляется выборка иэ блоков оперативной памяти группы 14 с помощью второго мультиплексора 12, управляемого дешифратором 15. Слова поступают в накопительный сдвигающий регистр 4 и в соответствии с картами годности через первый элемент И 2 заносятся в блок 8 буферной памяти, После окончания формирования...

Номер патента: 1541676

Опубликовано: 07.02.1990

Авторы: Алексеев, Ковалев, Лашкова, Росницкий, Савельев, Торотенков

МПК: G11C 29/00

Метки: запоминающее, идентификацией, ошибок

...образом.Для приведения устройства в исходное состояние на вход блока 11 управления с шины 16 подается сигнал начальной установки, который поступаетчерез элемент ПЕ 53 на входы счетчи 5ков 54 и 55, Этот же сигнал подаетсяна вход распределителя 3, устанавливая триггер 23 в "0" состояние, атакже на входы первого 12 и второго14 регистров, на входы первого 13 ивторого 15 регистров и на вход циклического сумматора 9.В режиме записи информация поступает на вход распределителя 3 с шины 8и подается на входь элементов ИЛИ-И36.По сигналу "З.-.лись-считывание" инФормация передается в регистр 12 илив регистр 14 в зависимости от поступившего на них разрешения с блока 11.Если, к примеру, информация поступила в регистр 12, то она запись ваетсяв...

Номер патента: 1536443

Опубликовано: 15.01.1990

Авторы: Алексеев, Вельмакин, Городецкий, Изюмов, Исаев, Ковалев, Росницкий

МПК: G11C 17/00

Метки: информации, памяти, подмены, постоянной

...блока, 22 записи лог. "1", являющаяся признаком переполнения устройства.4, Нулевой признак записи,в накопителе 1 по адресу Аь - А ь при числе задействованных страниц более 32,В этом случае осуществляется подбор свободной ячейки в блоках 2 и 3 памяти для размещения очередного адреса, чем достигается увеличение числа подмен дефектных ячеек памяти. Подбор выполняется следующим образом:а) переключение мультиплексора 5 по входу 21 на передачу адреса В - В,1, на входы блоков 2 и 3 памяти из блока 22 записи;б) чтение иэ блока 3 памяти поадресу (А о Аье Вб В фо ) эв) если по этому адресу в блоке 3памяти хранится нулевой признак записи, то мультиплексор 5 переводитсяв режим передачи с выходов накопителя 1 и последовательно выполняютсяпункты а, в,...

Номер патента: 1529289

Опубликовано: 15.12.1989

Авторы: Алексеев, Вельмакин, Городецкий, Изюмов, Исаев, Ковалев, Росницкий

МПК: G11C 17/00

Метки: информации, памяти, подмены, постоянной

...накопителей 11, 11, 11 З, по сигналу на входе 6 обращения. В зависимости от состояния признаков записи ПЗ 1, П 32, ПЗЗ, поступающих с выходов соответствующих накопителей, на одном из выходов 8 , 8 , 8 Зблока 17 записи формируется единичный сигнал разрешения записи в одиниз накопителей 11, 11 , 11 З (см,таблицу) следующей информации: данных подмены, единичного признака записи с входов 7, а также разрядовдополняющего адреса (А -А) длянакопителя 11, (А-А,) - для накопителя 11, (А-А ) - для накопителя 11 з. Таким образом, разрядностькаждого из накопителей 11 11,11 равна тринадцати.5 152Запись адресов в устройстне можетпродолжаться до тех пор, пока призаписи очередного адреса все признаки записи це окажутся равными единице. В этом случае на...

Номер патента: 1499407

Опубликовано: 07.08.1989

Авторы: Жучков, Ковалев, Косов, Росницкий, Савельев, Торотенков

МПК: G11C 29/00

Метки: доменной, памяти

...состояние и тактовые импульсы с второго тактового входа 47 устройства поступают на вход счетчика 28, Через время, равное времени переполнения счетчика, выходной импульс с него поступает на вход элемента ИЛИ 10 и далее на сброс группы 27 триггеров, отключающих питание с дополнительных блоков памяти, при этом устройство управления снова находится в исходном состоянии и потребляет питание только за счет первого, "дежурного" блока памяти, что при больших объемах памяти существенно снижает энергопотребление запоминающего устройства в целом.Формула изобретенияУстроиство управления для доменной памяти, содержащее группу блоков памяти, генератор импульсов, первый и второй элементы ИЛИ, первый триггер, элемент сравнеюя, первый и .второй...

Номер патента: 1481856

Опубликовано: 23.05.1989

Авторы: Алексеев, Жучков, Ковалев, Косов, Минкина, Росницкий, Савельев, Торотенков

МПК: G11C 11/14

Метки: доменной, памяти

...странице, когдав начале цикла установится в состояние "1" триггер 4 поиска и установится в состояние "1" при начале работыусилителей воспроизведения триггер 5разрешения, Этот процесс продолжается до тех пор, пока не будет найденаначальная страница с маркером,Защита маркерного регистра хранения включается, когда поиск закончен и с элемента НЕ 10 на элементИ-НЕ 17 поступает разрешающий потенциал. Такой жв разрушающий потенциалподается с кодовой шины Обход" (обход маркерного регистра хранения).В начале цикла работы доменной памяти по сигналу с накопителя 1 и элемента 8 задержки запускается элементИ-НЕ 17, устанавливающий триггер обхода в состояние "1", С инверсноговыхода этого триггера запрещаетсяпрохождение сигналов с блока 2 и...

Номер патента: 1481854

Опубликовано: 23.05.1989

Авторы: Алексеев, Кессельман, Ковалев, Косов, Росницкий, Савельев, Чумакова

МПК: G11C 11/00

Метки: динамическое, запоминающее

...и в нем хранится очередной адресрегенерации. Работа по младшему приоритету аналогична, но в ней участвуют триггеры 19 и 22. По окончании считывания или записи информации в блок 1 памяти по тому или другому приорите 148 1854ту триггер 6 сбрасывается в состояние "0", подключая цепь регенерации к блоку 1 памяти и мультиплексору 2.Таким образом, в данном устройстве 5 надежность сохранения информации в накопителе обеспечивается тем, что отсутствуют одновременно режим регенерации и режим обращения, причем регенерация осуществляется с часто той генератора, величина которой в расчетное число раз выше частоты возможных обращений, В нем также обеспечены приоритетные режимы обслуживания каналов (их можно увеличить ана логичным образом, как...

Номер патента: 1478258

Опубликовано: 07.05.1989

Авторы: Богунова, Изюмов, Николаев, Росницкий, Чабров, Чумакова

МПК: G11C 29/00

Метки: микросхем, памяти, постоянной

...ППЗУ. В зависимости от выбранного носителя эталонной информации контроль БИС ППЗУ может осуществ 5,ляться либо в каждом цикле сравнения побитно, либо в конце каждогорежима контроля по сигналу "+1", поступающему со счетчика 2 адреса поэталонной контрольной сумме. В случае, несравнения эталонной информации с содержимым проверяемой БИС ППЗУблок 11 сравнения вырабатывает соответствующий сигнал, поступающий навход блока 3 обнаружения ошибки, который формирует сигнал неисправности,прерывающий режим контроля путемостанова генератора синхроимпульсови выдает сигнал "Негоден. Режимыконтроля переключаются по сигналу"+1", поступающему с выхода переполнения счетчика 2 адреса., на счетныйвход счетчика 9 режимов контроля,после прохождения девяти...

Номер патента: 1444882

Опубликовано: 15.12.1988

Авторы: Изюмов, Лямина, Николаев, Росницкий, Чабров

МПК: G11C 29/00, G11C 7/00

Метки: блоки, записи, информации, памяти, полупроводниковые, постоянной

...питания, т.е, в девяти режимах динамического контроля;Код счетчика Режим контроля Контроль при минималь" ном значении питающего напряжения и минимальном времени выборки ин Формации Контроль при минимальном значении питающего,напряжения и номинальном времени выборки информации Контроль при минимальном значении питающего напряжения и максималь ном времени выборки ин" Формации Контроль при номиналь" ном значении питающего напряжения и минимальном времени выбрки ин- Формацииз ,144 Контроль при номинальном значении питающего напряжения и номинальном времени выборки ин- формации О 00 О 01 0110 0111 1000 Устройство для записи информации 40 в полупроводниковые блоки постояннойпамяти по авт.св. 9 826416, о т л и"ч а ю щ е е с я тем, что, с...

Номер патента: 1437915

Опубликовано: 15.11.1988

Авторы: Жучков, Косов, Кугутов, Росницкий, Савельев, Чумакова

МПК: G11C 11/00

Метки: запоминающее

...триггер 4в единичное состояние, и через элемент И 16 начинается счет адресов регенерируемых строк на счетчике 3,Адреса строк через селектор 10 адреса по разрешаюнему потенциалу с триггера 6 подаются в блок 1 памяти,обеспечивая регенерацию информации вблоке 1 памяти. При каждом новом обращении регенерация прерывается,обеспечивая сохранность последнегорегенерируемого адреса.Обращение от периферийных устройствпроизводится аналогичным образом,только подается разрешающий потенциап"внешнее устройство" на вход 24, который позволяет сигналу "Запись" проходить через элемент И 13 на триггер 5.Сигнал с инверсного выхода триггера5 блокирует при этом работу элементовИ 14 и 15. С блока 12 задержки выдается сигнал "Сопровождение 2" информации...

Номер патента: 1432611

Опубликовано: 23.10.1988

Авторы: Алексеев, Барановская, Жучков, Ковалев, Кугутов, Росницкий, Савельев, Степанян

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...4 низкий потенциал. В этом случае приходит разреша" ющий потенциал на вход первого элемента И 13, на другой вход которого приходит сигнал с синхронизатора 6. Сигнал с выхода элемента И 13 поступает на вход элемента ИЛИ-НЕ 16 и далее на выход устройства. Этот сигнал служит сигналом сопровождения считанной информации.При наличии ошибки, т,е, при необходимости коррекции, управляющий потенциал с выхода корректора 4 поступает на элемент И-НЕ 15. За счет этого сигнал сопровождения от синхронизатора 6 проходит на выход устройства через элемент И 14 и элемент ИЛИ-НЕ 16 с некоторой задержкой, которая наперед задана и определяется необходимым временем на коррекцию. С целью сохранения способности обнаружения двойных ошибок формирование признака...

Номер патента: 1348913

Опубликовано: 30.10.1987

Авторы: Алексеев, Демидова, Жучков, Косов, Росницкий, Савельев, Чумакова

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

..."1" триггер 13 блока 3. Сигнал разрешения с этого триггера открывает элементы И 8 и управляет работой селектора 9.1В режиме записи сигналами с входов "Запись" и "Обращение" через элемент И 17 устанавливается в состояние "1" триггер 15 блока 11, разрешая тем самым запись информации вблок 1. Сигналом с триггера 13 блока3 через элемент ИЛИ 21 и элементИ 19 блока 11 устанавливается в состояние "1" триггер 16, который открывает элементы И 8 и через элементИ 20 и элемент ИЛИ 22 блока 11 производит считывание уже записанногои блокчетного байта, который срегистра 4 подается через элементыИ 8 и селектор 1 О на запись в блокодновременно с четным байтом, который передается на блок 1. с информа-.ционных входов устройства через коммутатор 6 и...

Номер патента: 1298803

Опубликовано: 23.03.1987

Авторы: Алексеев, Барановская, Ковалев, Кугутов, Петропавловский, Росницкий, Савельев, Степанян

МПК: G11C 17/00

Метки: запоминающее, полупроводниковое

...сигнал блокировки записи корректирующего кода. В этом случае с выхода элемента НЕ 5подается сигнал на пятые входы блоковпамяти, разрешающий запись в них корректирующего кола, Это обеспечивает возможность контроля тех частей блоков 1 памяти, где хранятся коды коррекции за счеттого, что появляется возможность сохранить код коррекции в накопителях от предыдущей записи, изменяя при этом кодчисла последующей записи, а затем, анализируя результат коррекции нового кодачисла, определить правильность их функционирования, Таким образом организован аппаратный контроль корректирующего кода,расширена возможность контроля накопителей,Надежность функционирования полупроводникового запоминаюгцего устройства повышена и за счет особой организации...

Номер патента: 1280455

Опубликовано: 30.12.1986

Авторы: Жучков, Изюмов, Рогинский, Росницкий, Савельев, Соколова

МПК: G11C 17/00

Метки: запоминающее, постоянное

...сравнения 3 поступает разрешающий потенциал, на второй вход элемента 5 И поступает управляющий сигнал с блока 6. На выходе элемента 5 И по. является сигнал, который подается на вторые входы регистра 2 и третий вход дешифратора 4, За счет этого н регистр текущего адреса 2 записывается новый код адреса и происходит дешифрация старших разрядов кода адреса в дешифраторе 4, после чего запускается группа одновибраторов 16 и группа ключей импульсного питания 18, На одни входы накопителя 17 поступает ,код выбранной ячейки с дешифратора 4, а на другие входы накопителя 17 подаются импульсы напряжения питания с группы ключей импульсного питания 18.Происходит обращение ко всем ячейкам накопителя 17 и считывание иэ них информации, Чтобы не...

Номер патента: 1247949

Опубликовано: 30.07.1986

Авторы: Изюмов, Николаев, Рогинский, Росницкий, Савельев, Соколова

МПК: G11C 17/00

Метки: запоминающее, постоянное

...одном из накопителей 1,за счет отсутствия на выходе блока6 признака коррекции, поскольку навход блока 6 из накопителя 7 постуд пает код 00". При сравненииэтого кода с начальным кодом регистра 8 на первом выходе блока 6 вырабатывается потенциал, разрешающийвыдачу числа, хранящегося в одном изнакопителей 1, а на втором выходеблока 6 вырабатывается потенциал,запрещающий выдачу числа, хранящегося в накопителе 7.В случае, когда коррекции нет, изнакопителя 7 на первый вход блока 6 35поступает код 00, а на второмвхоце блока 6 остается неизменнымначальный код регистра 8, при этомблок 6 вырабатывает на своем первом 40выходе потенциал, разрешающий выдачучисла из накопителей 1, который пос.тупает на второй вход мультиплексора 5, при этом на втором...

Номер патента: 1236553

Опубликовано: 07.06.1986

Авторы: Изюмов, Косов, Рогинский, Росницкий, Савельев, Тимофеев

МПК: G11C 17/00

Метки: запоминающее, постоянное

...поступают на первые входы усилителей 14 по окончании сигнала с одновибратора 10 с наперед заданной задержкой, определяемой одновибратором 8.Таким образом, регистр 15 устанавливается в состояние, соответствующее считанной информации из накопителя 1, после чего осуществляется перезапись информации в выходной регистр 16 по сигналу, поступающему с входа 6. Кроме того, для уменьшения потребляемой мощности организовано импульсное питание элементов 3 коммутации адреса, Это достигается матричной организацией элементов коммутации, при которой с помощью одновибратора 9, вторым дешифратором 52 включается один из ключей в группе ключей 4, с помощью которого питание подается только на выбранную строку в матрице элементов 3 коммутации адреса. Столбец...

Номер патента: 1117709

Опубликовано: 07.10.1984

Авторы: Алексеев, Жучков, Косов, Кугутов, Росницкий, Степанян

МПК: G11C 11/00

Метки: запоминающее

...элемента задержки, вход которогоподключен к выходу третьего триггера, первый вход которого соединен с выходом второ.го элемента И, а второй входс выходомпервого элемента ИЛИ, первый вход которо.го соединен с первым управляющим входомустройства, а второй вход - с вторым выходом элемента задержки, третий. выход которого подключен к первым входам йементов И второй группы, а четвертый и пятыйвыходы - к входам формирователя управляющих сигналов, выход которого являетсяуправляющим выходом устройства и входомэлемента НЕ, выход которого соединен спервым входом второго элемента. И, второйвход которого является третьим управляющим входом устройства, причем входы дешифратора являются другими адресными входами устройства, а выходы соединены с...

Номер патента: 1100640

Опубликовано: 30.06.1984

Авторы: Жучков, Косов, Кугутов, Росницкий, Степанян, Чумакова

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...И, а второй выход - к первым входам четвертого и пятого элементов И, вторые входы 10 которых соединены с первым выходом блока задержки, второй выход которого подключен к певым входам первого и второго элементов И, вторые входы которых соединены соответственно 15 с другими входами адресного .блока и с выходом первого триггера, выход шестого элемента И подключен к первому входу первого элемента ИЛИ, второй вход которого соединен с выходом 20 третьего элемента И и первым входом второго элемента ИЛИ, второй вход которого пОдключен к первому входу первого триггера, а выход - к первому входу пятого триггера, второй 25 вход третьего триггера соединен с выходом пятого элемента И, а выход - с первыми входами третьего элемента ИЛИ и седьмого...

Номер патента: 720508

Опубликовано: 05.03.1980

Авторы: Микаэлян, Платонов, Половиков, Росницкий, Семенова, Хетагуров

МПК: G11C 11/00

Метки: запоминающее, оперативное

...6, соединенных через кл 1 очи чтениям и ключи записи 5 с координатными 1.зинами Х 2 и координатными шинами "1 г 3 блока. памяти 1, и Олокирование срабатьВация через инверторы 10 Оазрядных формирователей 8, выходы которых цодкл 1 очень. к спинам запрета 9 накопителя 1. После вкл;счения первого переклкгчателя 15 происходит замыкание замыкающих контактов 15 этого переключателя и Включение элемента задержки 19 который после временной задержки обеспечивает Вкл 1 О 1 ение Ворого переключателя 15, включа 1 ощего второй истмнцк напряжения 14 и замыкающего свои за 1 яыкающие контакты 16. Это вызывает Вклкчс - ние второго реле 17, которое замыкает свои замыкающие контакты 18, что обеспечивает к включение первого реле 17, которсе размыкает свои...

Номер патента: 643972

Опубликовано: 25.01.1979

Авторы: Алексеев, Иванов, Малишевский, Мосеев, Росницкий

МПК: G11C 17/00

Метки: запоминающее, постоянное

...выдает сигнал в блок формироной части 16 адресного регистра 2 подклю- вания сигнала неисправность 19. Блок 19чен к первому входу блока сравнения 17, выдает соответствующий сигнал в шину 31второй вход которого соединен с выходом и в блок диагностики 21 при наличии сигначасти 18 регистра 11, содержащей код ад ла из блоков 25 и 20, Блок формированиясигнала конец цикла 2 выдает сигналВ состав устройс 1 да входит блок 19 фор- в шину Е 8 при получении сигналов с бломирования сигнала неисправность, пер- ков 25 и 20. Блок формирования сигналавый блок местного управления 20, блок ди- сопровЬждение 26 выдает сигнал в шиагностики 21. Адресный вход регистра 2 ну 30 при совпадении сигналов, поступаюсоединен с шиной 22. Один из управляющих З 0...

Номер патента: 562868

Опубликовано: 25.06.1977

Авторы: Жучков, Краснов, Кугутов, Микаэлян, Росницкий, Семенова

МПК: G11C 29/00

Метки: адресных, блоков, памяти, токов

...информации, блок 10 индикации состояния формирователей токов.Вход блока 10 индикации состояния фор. мирователей токов подключен к выходам И 11 одних элементов, входы которых соединены соответственно с другими входами 12 уст ройства и выходами 13 формирователей тока, обмотки 5 считывания через соответствующие стробируемые усилители б подключены ко входам блоков 9 индикации считанной информации, выходы которых, а также выход блока 10 индикации состояния формирователей токов, соединены через другие элементы И 14 со входами соответствующих блоков 15 индикации неисправностей. Входы 3 устрой. ства подключаются к выходам блока 1 б па. мяти.Устройство для контроля адресных токов блоков памяти работает следующим образом.Магнитные сердечники...

Номер патента: 543010

Опубликовано: 15.01.1977

Авторы: Варнаков, Гаспарян, Иванов, Краснов, Муранков, Мусатов, Ольхова, Росницкий, Сивков

МПК: G11C 9/00

Метки: запоминающее

...с которым дешифратор адреса 2 выбирает в накопителе 3 одну из адресных шпп. Одновременно с кодом адреса нарегпсгр выбора программы 5 подается кодко 1:5 ут 11 ци Выходной информации, в соотьетствип с которым в дешифраторе выбора программы о вырабатываются сигналы, управляющие работой блока постоянной пам 5 гг 7,храпящего программу выбора двоичного слоВ 1. Быбранпа; Из блока постоянной памяти7 программа выбора дьопчно 1 О с;Овапает на блок формирователей 8, который выраоатываст одну пли несколько комотпацийупр 2 ВЛ 5 ющих сигналов, поступ 2 Опих на Олоквыоора двоичного слова 4. Одновременно смпр 2 вля 1 ощпми спПал 2 ми, поступс 11 опьми изалока формирователей 8, в блок ьыбора дво 1 чпого слова 4 пз накопителя 3 подается...

Номер патента: 468349

Опубликовано: 25.04.1975

Авторы: Ильин, Микаэлян, Росницкий

МПК: H03F 3/04

Метки: запоминающего, считывания, усилитель, устройства

...помехозащищенность усилителя считывания.На чертеже показана принципиальная схемка предлагаемого усилителя считывания. 5Усилитель считывания содержит входной трансформатор 1 с симметрирующими резисторами 2 и 3, первый линейный усилительный каскад на транзисторе 4, режим по постоянному току которого задан резисторами 5, 6 и 7, а отрицательная обратная связь резистором 7 и конденсатором 8, коллекторный выход его соединен с базой транзистора 9, являющегося эмиттерным повторителем, режим по постоянному току 15 которого задан резистором 10, эмиттер его .соединен с базой транзистора 11, являющегося вторым линейным усилительным каскадом, режим по постоянному току которого задан резисторами 12 и 13, а отрицатель ная обратная связь обеспечена...

Номер патента: 448482

Опубликовано: 30.10.1974

Авторы: Жучков, Киселев, Кугутов, Микаэлян, Росницкий, Семенова

МПК: G11C 11/06

Метки: запоминающего, матрица, оперативного, типа, устройства

...6 второй секцииобмотки считывания пропущен через группу сердечников, расположенных в первом ряду 22 слева от оси симметрии матрицы, и через группу сердечников, размещенных во втором 20 ряду слева от оси симметрии матрицы. Такимобразом группы 21 сердечников, расположенных по обеим сторонам оси симметрии, прошиты проводами обеих секций обмотки считывания.25 Устройство работает следующим образом.Считывание информации, храняющейся вферритовых сердечниках 1, и ее запись осуществляют путем подачи адресных токов считывания и записи в выбранные координатные 30 обмотки 2 и 3 по координатам У и Х. Длязаписи нуля в обмотку запрета подают ток запрета. При считывании информации в обмотках считывания наряду с сигналом считанной 1 возникают и...