Устройство для контроля блоков памяти

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН йв 4 С 11 С 29/00 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ОПИСАНИЕ ИЗОБРЕТЕНИЯд ц К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ(57) Изобретение относится к вычислительной технике и может быть использовано в аппаратуре контроля работы запоминающих устройств. Цельизобретения - повышение надежностиустройства. Устройство содержит тримультиплексора, генератор псевдослучайных сигналов, два регистра сдвига,блок сравнения, счетчик и блок управления. Контроль блока па 1 яти заключается в последовательной записи покаждому адресу кодов, сформированныхс помощью генератора псевдослучайныхсигналов, с последующим их считыва-, Жнием и сравнением. 2 ил,(21) 3896579/24-24,(56) Авторское свидетельство СССР ,У 1001180, кл. С 11 С 29/00, 1980.Авторское свидетельство СССР Р 1231540, кл. С 11 С 29/00, 1984. ЯО 1283858 А 11 128385Изобретение относится к вычислилтельной технике и может быть использовано в аппаратуре контроля работызапоминающих устройств.Цель изобретения - повышение на 5дежности устройства.На фиг.1 изображена структурнаясхема устройства для контроля блоковпамяти; на Фиг.2 - структурная схемаблока управления. 10Устройство для контроля блоковпамяти содержит блок 1 управления,первый 2, второй 3 и третий 4 мультиплексоры, генератор 5 псевдослучайныхсигналов, первый 6 и второй 7 регистры сдвига, блок 8 сравнения и счетчик 9.Блок 1 управления имеет выходы10-14,Устройство подключается к блоку 15 20памяти,Блок 1 управления содержит задающий генератор 16 импульсов, выход которого соединен со входом делителя17 частоты и входом элемента 18 задержки, делитель 19 частоты, соединенный с выходом делителя 17 и однимиз входов элемента И 20, другой входкоторого соединен с выходом элементаНЕ 21, Выход делителя 19 соединен 30также с одним из входов элемента И 22.Через кнопку 23 вход 24 сброса наноль делителя 17 и вход 25 сброса вединичное состояние делителя 19 подключены к шине 26 нулевого потенциала.Устройство для контроля блоков памяти работает следующим образом.Перед началом проверки нажатием.кнопки 23 на вход 24 делителя 17 ивход 25 делителя 19 подается сигнал 40логического нуля и на выходе делителя 17 устанавливается логический нульа на выходе делителя 19 - логическаяединица.По сигналу с выхода 12 блока 1 в 45счетчик 9 заносится первый адрес. Свыходов счетчика 9 параллельный кодпоступает на адресные входы контролируемого блока 15 памяти, Сигналом"логическая единица" с выхода 11 бло ка 1 блок 15 памяти переводится в режим записи. На выходе 10 блока 1 управления Формируется логический ноль.По этому сигналу мультиплексор 2 подключает выходы регистра б к инФормационным входам блока 15 памяти, мультиплексор 3 соединяет выход старшегоразряда регистра 6 со входом последовательной записи этого регистра, а 8 2мультиплексор 4 подключает генератор 5 к входу последовательной записи регистра 7.Таким образом, по первому адресу в блок 15 памяти запишется какой-то случайный код из регистра 6, Далее по сигналу с выхода 12 блока 1 управления, содержимое счетчика 9 увеличивается на единицу, а по сигналу с выхода 13 блока 1 управления в регистре 6 происходит циклический сдвиг на один разряд, В младший разряд регистра 7 записывается логическая "1" или логический "0" с генератора 5. При этом содержимое старшего разряда регистра 7 теряется, В блок 15 памяти по второму адресу записывается код ,из регистра б, В такой последовательности заполняются первые Е адресов.1+1-й сигнал с выхода 12 блока 1 управления записывает в счетчик 9 1+1-й адрес.На выходе делителя 17 блока 1 появляется сигнал логической единицы. На выходе 10 блока 1 Формируется логическая "1" По этому сигналу выход старшего разряда регистра 7 через мультиплексор 4 соединяется с входом последовательной записи этого регистра, а вход последовательной записи регистра 6 соединяется с выходом генератора 5 через мультиплексор 3, За предыдущие 1 тактов работы в регистр 7 был записан новый случайный код. Он записывается по +1-му адресу в блок 15 памяти. По 1+2-му адресу записывается сдвинутый циклический на один разряд код регистра 7, т,е, через каждые 1 тактов работы регист,ры б и 7 меняются местами: когда одцн заполняется, в другом происходят циклические сдвиги и запись из него кодов в блок 15 памяти и наоборот.Операция записи продолжается до полного заполнения блока 15 памяти,После окончания записи на выходе делителя 19 появляется сигнал логического нуля и этот сигнал с выхода 11 блока 1 переводит блох 15 памяти в режим считывания, Сигналом с выхода 12 блока 1 в счетчик 9 заносится первый адрес. На выходе делителя 17 сигнал логического нуля, Этим сигналом выход старшего разряда регистра б соединяется через мультиплексор 3 со входом последовательной записи этого регистра, По Фронту сигнала с выхода 14 блока 1 производится параллельная запись к-разрядного кода с выходовблока 15 памяти в регистр 6, а по сигналу с выхода 13 блока 1 - циклический сдвиг на один разряд. Элемент 18 задержки необходим для того, чтобы сигнал сдвига поступал с задержкой относительно сигнала параллельной записи регистра 6, Затем по сиг,налу с выхода 12 блока 1 в счетчик 9 заносится следующий адрес и производится считывание из блока 15 памяти 10 кода по этому адресу. Блок 8 сравнения производит сравнение кодов с выходов блока 15 памяти и с выходов регистра 6, При правильной работе блока 15 памяти коды должны быть равны, 15Если произошло нарушение правильности работы блока 15 памяти, то коды будут различаться и на выходе блока 8 сравнения сформируется сигнал "Неисправность". 20Такая последовательность проверки выполняется до считывания по всем адресам.Такой контроль производится многократно и заканчивается через заданное 25 время. Формула из обретенияУстройство для контроля блоков 30 памяти, содержащее первый мультиплексор, выход которого является информационным выходом устройства, блок управления, первый выход которого подключен к управляющему входу перво го мультиплексора, а второй является управляющим выходом устройства, счетчик, вход которого подключен к треоГ 12838584тьему выходу блока управления, блоксравнения, одни из входов которогоявляются информационными входами устройства, а выход блока сравнения является контрольным выходом устройст-,ва, генератор псевдослучайных сигналов, о т л и ч а ю щ е е с я тем,что, с целью повышения надежностиустройства, в него введены первый ивторой регистры сдвига и второй .итретий мультиплексоры, причем управляющие входы второго и третьего мультиплексоров подключены к первому выходу блока управления, четвертый вылход кбторого соединен с управляющимвходом второго регистра сдвига и первым управляющим входом первого ре гистра сдвига, второй управляющийвход которого подключен к пятому выходу блока управления, выход генератора псевдослучайных чисел. соединенс первыми информационными входамивторого и третьего мультиплексоров,вторые информационные входы которыхсоединены соответственно с одними иэвыходов первого и второго регистровсдвига, входы последовательной записикоторых подключены соответственно квыходам второго и третьего мультиплексоров, вход параллельной записипервого регистра сдвига соединен синформационным входом устройства, выход первого регистра сдвига подключен к другим входам блока сравнения,информационные входы первого мультиплексора соединены с выходами регистров сдвига, выход счетчика являетсяадресным выходом устройства.1283858 Составитель В. РудаковТехред А. Кравчук дактор А,Р Корректор М.Максимиши Производственно-полиграфическое предприятие, г.ужгород, ул. Проектная, 4 аказ 7450/52 Тираж 589,ВНИИПИ Государственного .к по делам изобретений и 113035, Москва, Ж, Раушск