Буферное запоминающее устройство

(5)4 С 1 ОПИСАНИЕ ИЗОБРЕТЕН ЬР 00 юг.1 УДАРСТНЕННЫЙ НОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССР У 1119077, кл. С 11 С 19/00, 1984.Авторское свидетельство СССР У 1124379, кл. С 11 С 19/00, 1984 (прототип).(54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО(57) Изобретение относится к вычислительной технике и может быть использовано при создании систем ввода и предварительной обработки цифровых иэображений в вычислительныесистемы на основе буферных запоминающих устройств. Цель изобретенияповышение надежности буферного запоминающего устройства. Устройствосодержит основной блок 1 памяти, дополнительные блоки 2 и 3 памяти,сумматоры 4 и 5, мультиплексоры 6 и 7,регистры 8 и 9, счетчики 10 и 11,сумматоры 12-15, мультиплексоры 16и 17, блок 18 управления, управляющие входы 19-22, адресные входы 23,1280457 информационные выходы 24, управляю" щие входы 25-29, информационные входы 30 и информационные выходы 31. Поставленная цель достигается эа счет уменьшения емкости дополнительсных блоков 2 и 3 памяти благодаря симметричности геометрических преобразований относительно некоторых 1Изобретение относится к вычислительной технике и может быть использовано при создании систем ввода и предварительной обработки цифровых изображений в вычислительные системы на основе буферных запоминающих устройств (БЗУ).Целью изобретения является повышение надежности устройства,На фиг.1 показана структурная Ю схема устройства, на фиг.2 - принцип вычисления адреса поправки к одной из координат в зависимости от величины и направления смещения оси кривой преобразования относительно 15 оси фрагмента изображения, на фиг,3 - структурная схема блока управления режимом.Буферное запоминающее устройство содержит основной блок 1 памяти,дополнительные блоки 2 и 3 памяти,сумматор 4 (адреса строки), сумматор 5 (адреса столбца), мультиплексор 6 (координаты столбца), мультиплексор 7 (координаты строки), регистр 8(смещения по столбцам), регистр 9 (смещения по строкам), счетчик 10 (адреса записи), счетчик 11 (адреса чтения), сумматоры 12-15, мультиплексор 16 (адреса поправки к координате строки), мультиплексор 17(адреса поправки к координате столбца), блок 18 управления, управляющий вход 19 (заявки записи), управляющий вход 20 (заявки чтения), управляющий 35 вход 21 (записи смещения), управляющий вход 22 (смещения по столбцам и строкам), адресные входы 23 (адреса загрузки дополнительных блоков 2 и 3 памяти), информационные входы 24, ф управляющий вход 25 (режима записи с преобразованием), управляющий вход осей, параллельных осям симметрии фрагмента иэображения. Симметричность этих преобразований позволяет использовать одни и те же поправки к координатам для различных элементов, отстоящих на.одинаковом расстоянии по разные стороны оси симметрии. 3 ил. 226 (режима чтения с преобразованием) управляющий вход 27 (установки режима), управляющий вход 28 (заявки загрузки), управляющий вход 29 (режима загрузки), информационные входы 30, информационные выходы 31,входы 32-37, блок 18 управления.Блок 18 управления содержит триг" гер 38-(режима записи), триггер 39 (режима чтения), триггер 40 (операции дополнительных блоков 2 и 3 памяти), элементы И-ИЛИ 41 и 42,триггер 43 (операции основного блока 1 памяти), триггер 44 (разрешения выбора дополнительных блоков 2 и 3 памяти) и триггер 45 (разрешения выбора основного блока 1 памяти).Повышение надежности устройства допустимо за счет уменьшения емкости дополнительных блоков памяти благодаря симметричности геометрических преобразований относительно некоторых осей симметрии фрагмента иэображения, Симметричность этих преобразований позволяет использовать одни и те же поправки к координатам для различных элементов, отстоящих на одинаковом расстоянии по разные стороны оси симметрии, Оси симметрии кривой преобразования строки или столбца могут совпадать с осями симметрии фрагмента или быть им параллельными, но смещенными на определен ное расстояние в ту или иную сторону, При количестве элементов в строке или столбце матрицы фрагмента изображения равном степени двойки и совпадении осей симметрии кривой с осями фрагмента симметричные точки имеют одну из координат, являющуюся взаимно инверсной. В этом случаеемкость дополнительных блоков памятиможет быть уменьшена в два раза.Присмещении осей кривой симметричныеточки таких координат не имеют, Вэтом случае смещенная кривая можетбыть преобразована в кривую, осисимметрии которой совпадают с осямифрагмента, путем вычитания из координаты каждой точки смещенной кривой величины смещения. При этом смещение вправо (вниз) имеет знак плюс,а влево (вверх) - минус, Затем,проинвертировав координату точки преобразованной кривой, можно определитьсимметричную ей точку, а добавив величину смещения - найти симметричную точку на исходной кривой. Таккак операция инверсии эквивалентнаоперации вычитания из максимальногозначения координаты ее текущего значения, то координата симметричнойточки на смещенной кривой может бытьполучена путем инвертирования координаты исходной точки и добавленияудвоенного значения смещения. Криваяс отрицательным смещением может бытьпреобразована в симметричную ей кривую с положительным смещением. Вэтом случае координаты симметричныхточек кривой с отрицательным смещением могут быть получены путем инвертирования координат симметричныхточек кривой с положительным смещением. Для простоты кривые преобразования апроксимируются ломанными. Суть преобразования заключается в добавлении к координатам элементов изображения таких поправок, которые превращали бы ломаную в прямую (строку или столбец). Для симметричных ф кривых преобразования симметричные точки имеют одинаковые поправки,что позволяет уменьшить емкость дополнительных блоков памяти, хранящих эти поправки. Если ось кривой -преобразования совпадает с осью фрагмента изображения, то одинаковые поправки имеют точки с взаимно инверсными координатами. Если ось кривой смещена относительно оси фрагмента, то одинаковые поправки имеют точки, симметричные относительно оси кривой преобразования.Рассмотрим ломаную А О В ,.ось которой О, О смещена относительно оси О О фрагмента вправо на величину + Ь. Знак характеризует направление смещения: "+" - вправо,. а -" - вле во. Для точки О, симметричной точкойотносительно оси О, О является точка Р . Если кривую А О В сместить влево на -6 , то она займет место кривой АО,В. В этом случае точка Я совпадает с точкой С, причем где А,С - координата точки С,А,Я - координата точки Я,Точка Е является симметричнойточке С относительно оси От О, следовательно, ее координата является 15 инверсией координаты точки А,Е = М-А,Ст = А,С(2) где И - максимальное значение коор 20динаты, в данном случаестолбца.Но координата АЕ, отличается откоординаты на величину смещения А Г, = А Ст + Ь,С учетом (1) и (2) имеем(5) 45 стр(сть)поп Р А (ст 1 еслиНст(стра 50 Если знак смещения отрицательный,то кривая преобразования АОВ явля.ется симметричной кривой А О В отт 55 носительно оси О, О, причем смещениекривой А ОВ равно по величине смех тщению кривой А О,В , но противоположно по направлению, т.е. координаты точек этих кривых взаимно инверсАтР, = АтЯ 1 + 2 Ь. (4)1Для точек, лежащих левее оси О, Окривой преобразования АО,В , адреспоправки равен координате точки, адля точек, лежащих правее оси, определяется по формуле (4), 35 Признаком, определяющим положениеточки относительно оси О, О, является значение координаты этой точкипри переносе ее на кривую АО, В.Еслив результате переноса координата 40 принимает значение больше Н/2, то исходная точка расположена правее осиО, О и наоборот, т.е.(6) Режим буферизации, Этот режим устанавливается при подаче сигнала установки режима "Уст,реж." на вход 27. Этот сигнал переводит триггер 40 в состояние, разрешающее чтение из блоков 2 и 3 памяти, Комбинация сигналов с входов 25 "Зап о Пр" и 26 "ЧТ Таким образом, для вычисленияадреса поправки при смещении кривойпреобразования влево достаточно вычислить адрес поправки при положительном смещении и проинвертироватьрезультат.Устройство работает в режиме загрузки и в режиме буферизации,включающем запись с преобразованием ичтение без преобразования, записьбеэ преобразования и чтение с преобразованием и запись и чтение безпреобразования.Режим загрузки, Этот режим устанавливается при наличии сигнала"ЗАГР" на входе 29, устанавливающего триггер 40 в состояние, соответствующее режиму записи обоих блоков2 и 3 памяти. Каждое загружаемое вблоки 2 и 3 слово поступает на входы24 в сопровождении сигнала "ЗаявкаЗАГР" на входе 28 и адреса ячейкипамяти 2 и 3 "Адрес ЗАГР" на входах23. Сигнал "Заявка ЗАГР" проходит через элемент И-ИЛИ 41 и устанавливаеттриггер 44 в состояние, разрешающееформирование сигнала выбора блоков2 и 3 памяти (РВ 2 на один из выходов(35) блока 18 управления режимом). 35Одновременно на выходе 37 блока 18,к которому подключен выход триггера40, появляется сигнал "Зап/Чт 2", разрешающий запись в ячейки памяти блоков 2 и 3. В режиме загрузки загружаются также регистр 8 смещения постолбцам и регистр 9 смещения построкам. Загрузка регистров 8 и 9осуществляется путем подачи на информационные входы этих регистров кодов 45смещения по столбцам и строкам повходам 22 и сигнала "Зап Ь " на входе21. В регистры 8 и 9 записываютсяЬи Ь , в прямом коде и знак направления смещения: "+ - вправо 50влево,с Пр" позволяет установить любой иэназванных режимов буферизации,Запись с преобразованием, чтение без преобразования. Этот режим буферизации выполняется при условии поступления вместе с сигналом на входе 27 ("Уст.реж.") сигнала на входе 25 (ЗАП с Пр) при отсутствии сигнала 26 "ЧТ с Пр". При этом в триггер 38 записывается единица, а в триггер 39 нуль. При поступлении заявки за,писина вход 19, сопровождающей вход ные данные на входах 30,триггер 43 устанавливается в состояние, разрешающее запись в основной блок 1 памяти. Одновременно сигнал "Заявка ЗАП" проходит через элемент И-ИЛИ 41 и устанавливает триггер 44 в состояние, разрешающее выбор дополнительных блоков 2 и 3 памяти (сигнал РВ 2 на входе 35). Младшие разряды счетчиков 10 и 11 адреса записи и чтения поступают на информационные входы (Рс и О, соответственно) мультиплексора 6 координаты столбца,а старшие разряды - аналогично на мультиплексор 7 координаты строки. Выбор тех или иных входов мультиплексора 6 и 7 осуществляется сигналом "Зап/Чт 1" на выходе 36 блока 18 управления режимом; если сигнал единичный, что соответствует записи данных в блок 1 памяти, то выбираются выходы счетчика 10 адреса записи, в противном случае - выходы счетчика 11 адреса чтения. Сумматоры 12 и 13 проверяют выполнение усМловий А стБ Ь 7 2 и Астр ЬстрМ) - соответственно. Сумматоры 14 и215 вычисляют значения адресов поправок .при ненулевом смещении осей кристрвой преобразования: А = А +стьответственно, умножение Ьи д стр. на 2 осуществляется путем соединения прямых выходов регистров 8 и 9 с входами сумматоров 14 и 15 со сдвигом в сторону старших разрядов: первый разряд (младший) регистров 8 и 9 суммируется со вторым разрядом мультиплексоров 6 и 7 и т.д, На входы мультиплексоров 16 и 17 поступают соответственно А сть Асть Асть +АстрА стр, 2 д стра 7 стрстрВыбор информационных входов мультиплексоров 16 и 17 осуществляется выходными сигналами сумматоров 12 и 13 и разрядами регистров 8 и 9, содержащими признак направления смещения.Если признак равен нулю (смещениевправо) и старший разряд сумматоров 12 и 13 нулевой, то выбираются А и А соответственно.Если признак смещения нулевой,а старшие разряды сумматоров 12 и 13 единичные,то выбираются А +2 ьстстр+ 2 дстьЕсли признак единичный,а старшийразряд нулевой, то выбираются А , + + 2 дст и Астр. + 2 д стРЕсли признак и старший разряд единичные, то выбираются А , и АПосле чтения поправок из блоков 2 и 3 сигналом "КП 2", проходящим через элемент И-ИЛИ 42, устанавливается триггер 45 в состояние, разрешающее выбор блока 1. Суммирование А , и А , с соответствующими поправками на сумматорах 4 и 5 позволяет получить код адреса блока 1, что вместе с сигналами РВ 1 и "Зап/Чт 1" обеспечивает запись входных данных в этот блок 1 по нужному адресу.При чтении из блока 1 нулевой сигнал триггера 39 блокирует установку сигналом 20 "Заявка ЧТ" триггера 44 в состояние выбора дополнительных блоков 2 и 3 памяти. В этом случае сигнал 20 устанавливает триггер 43 в состояние, разрешающее чтение из блока 1, и через второй элемент И-ИЛИ 42 триггер 45 в состояние выбора блока 1. Тем самым блокируется чтение поправок из дополнительных блоков 2 и 3 памяти и код адреса равен значению содержимого счетчика 11 адреса чтения, так как мультиплексоры 6 и 7 выбирают выходы этого счетчика 11. После окончания цикла обращения к блоку 1 сигнал на выходе 32 "КЦ 1" сбрасывает триггеры . 44 и 45.Запись без преобразования, чтение с преобразованием. Этот режим устанавливается при наличии сигналов на входах 26 ("Чт с, Пр") и 27 ("Уст. реж, ) и отсутствии сигнала на входе 25 ("ЗАП с ПР"). При этом в триггер 38 записывается нуль, а в триггер 39 - единица. При записи в50 55 формула изобретения Буферное запоминающее устройство, содержащее основной блок памяти, информационные входы и выходы которого являются соответственно первыми информационными входами и выходами устройства, первый и второй адресные входы основного блока памяти подключены к выходам соответственно первого и второго сумматоров, первые БЗУ триггер 38 блокирует чстанавкусигналом на входе 19 (" Заявка ЗАП")триггера 35 в состояние, разрешающее выбор дополнительных блоков 2 и5 3 памяти. Триггер 43 в этом случаевыдает сигнал на вход 36 (Зап/Чт 1),разрешающий запись в блок 1, а триггер 45 - сигнал на входе 34 (РВ 1),так как сигнал 19 через элементИ-ИЛИ 42 устанавливает этот триггер45 в соответствующее состояние. Старшие и младшие разряды адреса записипередаются без преобразований черезмультиплексоры 7 и 6 и сумматоры 515и 4 на адресные входы основногоблока 1 памяти. Сигналом на входе 32."КЦ 1" после окончания цикла записив ячейку памяти триггер 45 возвращается в исходное состояниеПрипоступлении сигнала на вход 20 "Заявка ЧТ" триггер 43 устанавливается этим сигналом в состояние чтенияГиз блока 1, а триггер 1, а триггер2544 - в состояние выбора дополнительных блоков 2 и 3 памяти. Формирование адресов поправок к координатамосуществляется аналогично режимузаписи с преобразованием, а формирование адреса ячейки памяти блока 1как и в любом другом режиме буферизации.Запись и чтение без преобразования. В триггер 38 и триггер 39 записываются нули, блокирующие уста 35 новку триггера 44 в состояние выбора блоков 2 и 3. Триггер 45 устанавливается в состояние выбора блока 1сигналами на входах 19 или 20, проходящими через элемент И-ИЛИ 42,Сброс триггера 45 осуществляетсясигналом 32 (КЦ 1), Адреса записи ичтения блока 1 формируются путемсуммирования А, и А с выходов45мультиплексоров 6 и 7 соответственно с нулями с выходов блоков 2 и 3на сумматорах 4 и 5,1280457 А А Щг,г входы которых подключены к информационным выходам соответственно первого и второго дополнительных блоков памяти, первые адресные входыи информационные входы которых являются соответственно адресными ивторыми информационными входами устройства, вторые входы первого и второго сумматоров подключены к первымвыходам соответственно второго и первого мультиплексоров, первые входыкоторых йодключены к первым выходамсоответственно второго и первогосчетчиков, вторые выходы которых подключены к вторым входам соответственно первого и второго мультиплексоров, третьи входы которых подключены к первому управляющему входуосновного блока памяти и к первомувыходу блока управления, второй нтретий выходы которого подключенысоответственно к первым и вторым управляющим входам первого и второгодополнительного блока памяти, четвертый выход блока управления подключен к второму управляющему входуосновного блока памяти, управляющийвыход которого подключен к первомувходу блока управления, второй вход1которого подключен к управляющемувыходу первого дополнительного блокапамяти, третий и четвертый входы блока управления подключены к входамсоответственно первого и второгосчетчиков и являются соответственнопервым и вторым управляющими входами устройства, входы группы блока управления являются управляющими входами первой группы устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности, оно 5 содержит третий и четвертый мультиплексоры, третий, четвертый, пятый и шестой сумматоры, первый и второй регистры, входы которых являются управляющими входами второй 0 группы устройства, первые выходы первого и второго регистров подключены к первым входам соответственно третьего и четвертого сумматоЬв, вторые входы которых подключены к первым выходам соответственно первого и второго мультиплексоров и к первым входам соответственно третьего ичетвертого мультиплексоров, вторыевходы которых подключены к первым 20 выходам соответственно пятого и шестого сумматоров, вторые выходы которых подключены к третьим входам соответственно. третьего и четвертого мультиплексоров, четвертые входы ко торых подключены к вторым в, Одам соответственно первого .и второго мультиплексоров и к первым входам соответственно пятого и шестого сумматоров, вторые входы которых подЗ 0 ключены к вторым входам соответственно первого и второго регистров, третьи выходы которых подключены к пятым входам соответственно третьего и четвертого мультиплексоров, 35,шестые входы которых подключены к выходам соответственно третьего и четвертого сумматоров. О Р1280457 ставитель С. Шустенкохред В.Кадар Корректор 3. Бутяга едактор Н. Горва Тираж 543 Подпис Государственного комитета С лам изобретений и открытий Москва, Ж, Раушская наб. 57 4 е Р НИИПИ по 303