Усилитель считывания

(21) (22) (46) (72) использовано приводниковых схем анин пол амяти. Отличие пр кого решения о в том, что, смы и повышения итель считыван лагаемого технич известных состои лью упрощения сх стродействия, ус построен по одно аскаднои схеме, прифференциального чем транзисторы д каскада выполняют 1, 133.области дновременно фун выч ыть ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ АВТОВСКОМУ СВИДЕТЕЛЬСТВ 3911361/24-2412.06.8530.12.86. Бюл. И 48А.С.Попель, М.П.Сахаров,ерняк и М,О.Ботвиник68 1.327,6 (088.8)ИС ОЗУ К 155 РУ 7, И 63 в 4,533.ОЗУ К 155 РУ 7, ПГФ 348.70УСИЛИТЕЛЬ СЧИТЫВАНИЯИзобретение относится клительной техники и може И.В.Ч(57) цию задатчика опорного напряжени для источников тока в транслятор уровней сигналов1 ил.Изобретение относится к вычислительной технике и может быть использовано при создании полупроводниковых схем памяти.Цель изобретения - упрощение 5схемы и повышение быстродействия.На чертеже представлена принципиальная схема предлагаемого усилителя считывания,Усилитель считывания содержитэмиттерные повторители 1, 2 и 3 натранзисторах 4, 5 и 6, шину питания7, дифференциальный каскад 8 на транзисторах 9, 10 и 11, резисторы 12и 13 первого и второго эмиттерныхповторителей, выходы 14 и 15 усилителя считывания, резисторы 16, 17и 18 дифференциального каскада,вход 19 запрета считывания, генераторы тока 20, 21 и 22, резистор 23третьего эмиттерного повторителя,общую шину 24.Усилитель считывания работаетследующим образом.Сигналы, поступающие на информационные входы 23 и 24 и вход 19 запрета считывания, транслируются набазы транзисторов 9, 10 и 11 черезповторители на транзисторах 4, 5 и6 и резисторы 12, 13 и 23 при протекании по ним тока генераторов тока 20, 21 и 22. Опорное напряжениена базы транзисторов поступает срезистора 18,Транзисторы 9-11 и резисторы3516-18 образуют дифференциальный каскад, причем сигнал на выходы 14 и115 снимается с резисторов 16 и 17соответственно.При поступлении на вход 19 запрета считывания высокого уровня, превышающего уровень на информационныхвходах 23 и 24, транзистор 11 открывается, а транзисторы 9 и 10 закры. ваются и на выход 14 поступает высокий уровень, а на выход 15 - низкий независимо от состояния информа ционных входов 23 и 24. При поступлении на вход 19 запре та считывания низкого уровня транзистор 11 закрывается, и состояние выходов определяется транзисторами 9 и 1 О в зависимости от состояния информационных входов. При поступлении на 55 информационный вход 23 высокого уровня, а на информационный вход 24 низкого уровня открывается транзистор 9 и закрывается транзистор 10, на вы-,ход 14 поступает низкий уровень, ана выход 15 - высокий. При поступлении противоположной информациименяется состояние транзисторов 9и 10 и выходов 14 и 15. Таким образом, транзисторы дифференциального каскада выполняют одновременно функцию задатчика опорного напряжения для источников тока в трансляторе уровней сигналов, что позволяет. построить усилитель по однокаскадной схеме и, следовательно, упростить и повысить быстродействие. Формула изобретения Усилитель считывания, содержащий три эмиттерных повторителя на транзисторах, коллекторы транзисторов первого и второго эмиттерных повторителей соединены с шиной питания,дифференциальный каскад на транзисторах, базы первого и второго транзисторов дифференциального каскада соединены соответственно со вторыми выводами резисторов первого и второго емиттерных повторителей, а коллекторы являются первым и вторым выходами усилителя считывания и через соответствующие резисторы подключены к шине питания, эмиттеры первого, второго и третьего транзисторов дифференциального каскада объединены и через резистор подключены к общей шине, база транзисторатретьего эмиттерного повторителя является входом запрета считывания, и три генератора тока на транзисторах, о т л ив ч а ю щ и й с я тем, что, с целью упрощения усилителя считывания и повышения его быстродействия, базы транзисторов первого и второго эмиттерных повторителей являются соответственно первым и вторым информационными входами усилителя считывания, коллектор третьего эмиттерного повторителя подключен к шине питания, второй вывод резистора третьего эмиттерного повторителя соединен с базой третьего транзистора дифференциального каскада, коллектор и эмиттер которого соединены соответственно с коллекторЬм и эмиттером транзистора второго дифференциального каскада, базы транзисторов первого, второго и третьего генераторов тока подключены к эмиттеру второго транзистора дифференциадь1280450 Составитель В.ГордоноваТехред В. Кадар Корректор А.Обручар Редактор Т.Митейко 7057/46 Тираж 543 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5