Адресный формирователь на кмдп-транзисторах

(51) 4 С 11 С 7/00 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРпо делАм ИзоБРетеНИЙ и ОтнРытийОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССР У 999103, кл. С 11 С 7/00, 1981,Кармазинский А.Н. Синтез принципиальных схем цифровых элементов на МДП-транзисторах, М.: Радио и связь, 1983, с. 141, рис, 3.21.(54) АДРЕСНЫЙ ФОРМИРОВАТЕЛЬ НА КМДПТРАНЗИСТОРАХ(57) Изобретение относится к вычислительной технике и может быть использовано в запоминающих, устройствах на КМДП-транзисторах для заломи-. нания адресных сигналов и формирования сигналов, поступающих на дешифраторы запоминающего устройства. Цель - повышение надежности и быстродействия адресного формирователя. Адресный формирователь на КМДП-транзисторах содержит информационный и тактовый входы, первый и второй выходы, шину питания, общую шину, первый и второй транзисторы обратной связи и- и р-,типа соответственно) первый и второй инверторы, первый и второй двухвходовые логические элементы И-НЕ с соответствующими связями и дополнительно содержит первый и второй инвертирующие транзисторы З и-типа и первый и второй инвертирующие транзисторы р-типа с соответствующими связями. 1 ил.1280 51 2тирующего транзистора р-типа 26 соединен со стоком второго инвертирующего транзистора р-типа 27, истоккоторого соединен с шиной питания 5,а затвор - с затвором первого транзистора обратной связи 7,Адресный формирователь работаетследующим образом.В статическом режиме на тактовомвходе 2 поддерживается напряжение11 10 , а на информационном 1 может поддерживаться напряжение, соответствующее произвольной адресной информации("0" либо "1"). При этом транзистор20 закрыт, а транзисторы 17 и 22 открыты, в результате чего на выходах3 и 4 устанавливаются напряжения,со ответствующие "1", независимо от напряжения на информационном входе 1.В результате транзисторы обратнойсвязи оказываются закрытыми, а вторые инвертирующие транзисторы 25 и27 - открытыми.В активном режиме на информационном входе 1 устанавливается напряжение, соответствующее адресной информации. Предположим, что на информационный вход 1 подается напряжение11 111 . При этом на входе и выходе вт орого ин в ерт ор а 1 О формируется н апряже ни е " 0" и " 1 " соответственно,В результате после подачи на так т овый вход 2 напряжения " 1 " на выходе4 формирователя формируется напря 11 11жение 0 ( напряж е ние н а выходе 3остается равным" 1 " ) , При этом пер еключа ется первый ин в е ртор 9 , навыходе которого формируется н апря 11 11жение 1 , что приводит к отпира ниютранзистора обратной связи 7 и з апиранию инв ер тирующе г о транзистора2 7 . Это позволяет запомнить адресный сигнал " 1 " . Последующее инвертир ов ание адресного сиг нала, т . е .11 11подача 0 на вход 1, не изменяетнапряжения на входе инверт ора 1 0,так как закрыт инвер тир ующий транзи с тор 2 7 и открыт тр ан зистор обратн ой связи 7 . Аналогично осуще ствляется прием и запоминание адреснойинформации , соответствующей 11 011 . Вэтом случае после подачи тактовогосигнала н а выходе 3 формируется наН 11пряжение 0 , отпирается транзисторобратной связи 8 и запирается инвертирующий транзистор 25 Изобретение. относится к вь 1 числительной технике н может быть использовано в запоминающих устройствахна КИДП транзисторах для запоминанияадресных сигналов и формирования сигналов, поступающих на дешифраторызапоминающего устройства.Цель изобретения - повышение надежности и быстродействия адресногоформирователя,10После подачи тактового сигналаобеспечивается блокировка информационного входа от внутренних элементов формирователя с помощью выходныхсигналов формирователя.На чертеже дана схема предлагаемого адресного формирователя.Устройство содержит информационный 1 и тактовый 2 входы первый 3и второй 4 выходы, шину питания 5 иобщую шину 6, первый транзистор 7обратной связи и-типа и второй транзистор 8 обратной связи р-типа, пер-Вый 9 и второи 10 инверторы 1 выполненные по типовой схеме на транзисторах 11-14, первый 15 и второй 16двухвходовые элементы И-НЕ, выполненные по типовой схеме на транзисторах 17-23, первый и второй инвертирующие транзисторы и-типа 24 и 25соответственно, первый 26 и второй27 инвертирующие транзисторы р-типа,причем истоки первого 7 и второго 8транзисторов обратной связи соедине"ны с общеи шинои 6 и шиной питаниян355 соответственно, затворы - с выходом первого инвертора 9, выходомпервого элемента И-НЕ 15 и входомвторого инвертора 10., выход которого40соединен с первым входом второго элемента И-НЕ 16, второй вход которогообъединен с вторым входом первогоэлемента И-НЕ и является тактовымвходом 2, выходы первого 15 и второ 45го 16 элементов И-НЕ являются первым3 и вторым 4 выходами формирователясоответственно, затворы первых инвертирующих транзисторов 24 и 26 соединены с информационным входом 150стоки - объединены и соединены состоками транзисторов обратной связи7 и 8, исток первого инвертирующеготранзистора и-типа 24 соединен состоком второгоинвертирующего транзистора и-типа 25, исток которого55соединен с общей шиной 6, а затворс затвором второго транзистора обратной связи 8, исток первого инверВ режиме восстановления на тактовый вход 2 подается напряжение "0"1280451 и на выходах 3 и 4 формирователя11 н устанавливаются напряжения 1 , соответствующие статическому режиму. Адресный формирователв на КМДП- транзисторах, содержащий первый и второй транзисторы обратной связи и- и р-типов соответственно, первый й второй инверторы, первый и второй двухвходовые элементы И-НЕ, причем, истоки первого и второго транзисторов обратной связи соединены с общей шиной и шиной питания соответственно, затворы - с выходом первого инвертора и выходом первого двухвходового элементаИ-НЕ соответственно,стоки - объединены и соединены с первым входом первого двухвходового элемента И-НЕ и входом второго инвертора, выход которого соединен с первым входом второго двухвходового элемента И-НЕ, второй вход которого объединен с вторым входом первого двухвходового элемента И-НЕ и является тактовым входом адресного формироСоставитель В,ГордоноваТехред В.Кадар Корректор А.Обручар ктор Т.Митейко каз 7051/ Подписнета СССРрытийая наб., д. 4 Тираж 543 ИИПИ Государственного коми по делам изобретений и от 13035, Москва, Ж,. Раушс Производственно-полиграфическое предприятие, г.ужгород, ул,Проектная,4 вателя, выходы первого и второгодвухвходовых элементов И-НЕ являютсяпервым и вторым выходами адресногоформирователя соответственно, о тф о р м у л а и з о б р е т е н и я 5 л и ч а ю щ и й с я тем, что, сцелью повышения надежности и быстродействия адресного формирователя,в него введены первый и второй инвертирующие транзисторы и-типа ипервый и второй инвертирующие транзисторы р-типа, причем затворы первых инвертирующих транзисторов соединены с информационным входом, стоки - объединены и соединены со стоками транзисторов обратной связи, истокпервого инвертирующего транзистораи-типа соединен со стоком второгоинвертирующего транзистора п-типа,исток которого соединен с общей шиной, а затвор - с затвором второготранзистора обратной связи, истокинвертирующего транзистора р-типасоединен со стоком второго инвертирующего транзистора р-типа, истоккоторого соединен с шиной питания,а затвор - с затвором первого транзистора обратной связи.