Кармазинский

Номер патента: 1506542

Опубликовано: 07.09.1989

Авторы: Баранов, Белоусов, Герасимов, Григорьев, Кармазинский, Поплевин, Трошин

МПК: H03K 19/094

Метки: логический, элемент

...транзистора 4.Принцип действия логического элемента заключается в следующем. 45В статическом режиме на всех входах 8 поддерюзвается напряжение логического "0". При этом все входные транзисторы 1 и 9 закрыты и благодаря открытым нагрузочным транзисторам 5 и 10 на выходе 3 и второмвходе 13 управляюшего элемента 11поддерживается напряжение логической"1". Поскольку вход инвертора 7подключен к выходу 3 элемента, то цавыходе инвертора 7 и первом входе 12элемента 11 поддерживается напряжение логического "О". Благодаря этомуна выходе элемента 11 и затворе форсрующего транзистора 4 попдерживае гся напряжение логической "1" и транзистор 4 закрыт.Тахим образом, в статическом режиме отсутствует протекание тока, следовательно, схема не потребляет...

Номер патента: 1444888

Опубликовано: 15.12.1988

Авторы: Белоусов, Герасимов, Григорьев, Кармазинский

МПК: G11C 11/40

Метки: памяти, ячейка

...упрощение и уменьшение потребляемой мощности ячейки памяти.На чертеже представлена ячейка па. - 10 мяти.Ячейка памяти содержит первый и второй нагрузочные элементы 1 и 2 на КМДП в транзистор р-типа, первый и второй переключающие элементы 3 и 4 15 на КМДП-транзисторах п-типа, управляющий элемент 5 на КМДП-транзисторе и- типа, первую и вторую разрядные шины 6 и 7, адресную шину 8, шину 9 питания ячейки памяти. 20Принцип действия ячейки заключается в следующем.В режиме хранения элемент 5 закрыт и на шинах 6 и 7 принудительно устанавливают нулевое напряжение.АВ режиме чтения элемент 5 открывается путем подачи напряжения на шину 8, благодаря чему обеспечивается протекание сквозного тока через элементы 4,5, (3,5,2) в емкость первой 30...

Номер патента: 1377910

Опубликовано: 28.02.1988

Авторы: Баранов, Белоусов, Герасимов, Григорьев, Кармазинский, Поплевин, Трошин

МПК: G11C 7/06

Метки: кмдп-транзисторах, считывания, усилитель

...высоким коэффициентом транзисторы 16, 18 после переключения усилителя оказываются закрытыми, т.е. исключается протекание тока через каскад 1. Поскольку транзисторы 3 - 5 каскада 1 открыты по затвору, то напряжение на выходе 12 оказывается равным напряжению шины 9, т,еБ =О. В прототипе ток после перекпючения усилителя протекает через оба каскада, т.е. через усилитель протекает вдвое больший ток, а уровень "0" при малом входном. сигнале 01ЕХ 1сс Б ) определяется формулой вх ипо Пей Опор пипгде Б - пороговое напряжениеПОРПтранзисторов первого типа проводимости;- коэффициент влияния подложки этих транзисторов, что при Б =4-5 В и П =1 В и Р 1Вх 1 ПОРП и =1 0 составляет значительную величиону, равную О =1,5-2,0 В.Транзисторы 16 - 19 включены...

Номер патента: 1376118

Опубликовано: 23.02.1988

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 11/40

Метки: запоминающего, накопитель, оперативного, устройства

...записываемой информации. Затем на соответствующие входы, например, 15, и 14, подается напряжение "Лог,1" 30 При этом выбирается соответствующая ячейка, например, 1, и открываются транзисторы 12, и 12 выбранного столбца матрицы, через которые напряжение с входов 13 и 13 передается 35 на шины 11, и 11 выбранного столбца, что приводит благодаря открытым транзисторам 7-10,выбранной ячейки к записи информации в эту ячейку.Особенностью режима записи, например, в ячейку 1, противоположной информации (фиг. 2), например для случая записи "0", когда на прямые входы 13, и шину 11, подаются нули, является то что уровень напряжения 45о13 на нине 11 должен быть достаточнано низким (не более порогового напряжения транзисторов), а второе...

Номер патента: 1376117

Опубликовано: 23.02.1988

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 7/06

Метки: кмдп, считывания, транзисторах, усилитель

...второго типа проводимости, что при ч/ Ь н = 0,5-1,0 и 1 р =0,1 составляет К = 1,4-1,6. Формула и з о б р е т е н и яУсилитель считывания на КИДП-транэксторахрсодержащий первый и второй дифференциальные каскады усиления, ключевой транзистор, причем каждый дифференциальный каскад усиления содержит первый и второй переключающие транзисторы первого типа проводимости, установочный, первый и второй нагрузочные транзисторы второго типа проводимости, причем истоки унравляющих транзисторов обоих дифференциальных каскадов усиления под-. ключены к шине нулевого потенциала усилителя, стоки управляющих транзис" торов соединены с истоками первого к второго переключающих транзисторов первого и второго дифференциальных каскадов усиления...

Номер патента: 1358088

Опубликовано: 07.12.1987

Авторы: Герасимов, Григорьев, Кармазинский, Коваленко, Кузнецов

МПК: H03K 19/092

Метки: уровней

...затвор нагрузочного транзистора 2 двухтактного инвертора, и шину 12 инверсного выхода, к которой подключены стоки транзисторов 2 и 3 двухтактного инвертора и затвор нагрузочного транзистора 8 двухтактного повторителя, первый 3 и второй 14 форсирующие р-канальные транзисторы, сток второго 14 из них соединен с прямым выходом 1, затворвторого форсирующеготранзистора 14соединен с инверсным выходом 13,исток - со стоком первого форсирующего транзистора 14, затвор которогосоединен с выходом инвертора 15,а исток - с первой шиной 4 питания.Преобразователь работает следующим образом.В исходном состоянии на входнойшине 7 напряжение соответствует логическому "0". Тогда транзисторы 9,2 и13 открыты, а транзисторы 3,8 и 4.закрыты. При этом на прямом...

Номер патента: 1348904

Опубликовано: 30.10.1987

Авторы: Белоусов, Герасимов, Григорьев, Кармазинский, Поплевин

МПК: G11C 7/06

Метки: кмдп, считывания, транзисторах, усилитель

...Б где15, Борр - напряжение питания и пороговое напряжение транзистора р-типа,40В режиме считывания на вход 15подается напряжение "1", а на входы11 и 12 - напряжение, соответствующеесчитываемой информации, При этомоткрываются транзисторы 1 и 2 и запирается транзистор 1 бр вследствиечего усилитель оказывается в активномсостоянии и начинает переключаться всоответствии с сигналом, поступающимна входы 11 и 12. Например, если напряжение на входе 11 больше, чем навходе 12, то на выходе 13 устанавливается напряжение "О", а на выходе14 - напряжение "1",Введение положительной обратноисвязи с помощью транзисторов 17 и 18позволяет повысить коэффициент усиления усилителя считывания в несколько раэ. Формула изобретения Усилитель считывания на...

Номер патента: 1283851

Опубликовано: 15.01.1987

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 7/06

Метки: блоков, информации, памяти, считывания, усилитель

...усилительных и установочных транзисторов 9-10 и 13-14,затворы входных и установочных транзисторов 11-14 соединены с адреснымвходом 5 устройства,Усилитель работает следующим образом.В статическом режиме на адресномвходе 5 поддерживается напряжениелогического нуля (логический 0). Приэтом открыты установочные транзисторы 13-14, а остальные транзисторы 7 -12 закрыты, благодаря чему во внутренних узлах 15 и 16 установлены напряжения логического О. Сквозное про 51 2текание тока через устройство, а,следовательно, и потребление мощности, отсутствует,Режим считывания информации поясняется с помощью временной диаграммы на фиг. 2. В начальный моментвремени С, начинается изменение напряжения на разрядных входах 1 и 2в соответствии со считываемой...

Номер патента: 1280452

Опубликовано: 30.12.1986

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 7/00

Метки: блоков, информации, памяти, считывания

...с помощью временной диаграммы. В начальный момейт времени 1 начинается изменение напряжений на входных разрядных шинах 1-2, соответствующие считываемой информации. Пусть для определенности напряжение на шине 2 остается равным нулю, а на шине 1 увеличивается по линейному закону (это имеет место в типовых БИС ОЗУ статического типа),=7, И- ,) (1) где 7 - скорость изменения напряжения на входной разрядной шине;- время. В момент времени й, ,когда разность напряжений на входных разрядных шинах 1 и 2 станет достаточной 7 , чтобы компенсировать разброс параметров симметричных транзисторов 12-13, 14-15, 16-17, 18-19 и 20-21 и разброс емкостей в узлах 24-25, на адресный вход 7 подается напряжение 0, разрешающее передачу информации с первой пары...

Номер патента: 1280451

Опубликовано: 30.12.1986

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 11/4063, G11C 7/00

Метки: адресный, кмдп-транзисторах, формирователь

...для запоминанияадресных сигналов и формирования сигналов, поступающих на дешифраторызапоминающего устройства.Цель изобретения - повышение надежности и быстродействия адресногоформирователя,10После подачи тактового сигналаобеспечивается блокировка информационного входа от внутренних элементов формирователя с помощью выходныхсигналов формирователя.На чертеже дана схема предлагаемого адресного формирователя.Устройство содержит информационный 1 и тактовый 2 входы первый 3и второй 4 выходы, шину питания 5 иобщую шину 6, первый транзистор 7обратной связи и-типа и второй транзистор 8 обратной связи р-типа, пер-Вый 9 и второи 10 инверторы 1 выполненные по типовой схеме на транзисторах 11-14, первый 15 и второй 16двухвходовые элементы...

Номер патента: 1241285

Опубликовано: 30.06.1986

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 7/06

Метки: кмдп, считывания, транзисторах, усилитель

...транзисторы 30 и 31, и триггер 25 переключается в устойчивое состояние, в результате чего на выходе 12 устанавливается напряжение лог. "0", а на выходе 12 - лог,"1".После переключения триггера 25 входная часть усилителя на транзисторах 1-5, 8, 32-33 устанавливается в симметричное состояние путем пода" чи напряжения лог. "1" на тактовую шину 13 и выравнивания напряжений на входах 9 и 10 (считываемый сигнал на входах 9 и 10 уже не нужен). При этом закрываютсяинвертирующие 6 и 7 и управляющие 16 и 17 транзисторы. Однако считанная информация сохраняется на выходах 11 и 12, поскольку триггеры 20 и 25 сохраняют свои сос тояния.В исходное состояние, соответствующее статическому режиму, усилитель приводится путем подачи...

Номер патента: 1180974

Опубликовано: 23.09.1985

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 8/10

Метки: дешифратор, кмдп-транзисторах

...- с входами 8 дешифратора, стоки - со сто"ками уСтановочного и Фиксирующеготранзисторов 3,4 и затворами первого 30и третьего транзисторов 5 и 7 выходного каскада, стоки которых соединены с затворами фиксирующего транзистора 4, стоком второго транзистора 6 выходного каскада и выходом 9дешифратора истоки первого и второго транзисторов 5 и 6 выходного каскада соединены с шиной 11 источникапитания и истоками установочного ификсирующего транзисторов 3 и 4,затвор установочного транзистора 3соединен с тактовой шиной 10 и затвором стробирующего транзистора 2,исток которого соединен с общей шиной 12, исток третьего транзистора 7 45выходного каскада соединен с истоками транзисторов группы 1, а затворвторого транзистора 6 выходного каскада...

Номер патента: 1167725

Опубликовано: 15.07.1985

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: H03K 19/094

Метки: уровней

...двухтактного инвертора, и шину инверсного выхода, к которой подключены стоки транзисторов двухтактного инвертора и затвор нагрузочного транзистора повторителя, и два форсирующих р-канальных транзистора, сток первого из них соединен со стоками нагрузочного транзистора двухтактного инвертора, а сток 5второго - со стоком нагрузочного транзистора повторителя. введены четыре инвертора, вход первого инвертора соединен со стоком переключающего транзистора двухтактного инвертора, а выход - с входом второго1 О инвертора и истоком второго форсирующеготранзистора, выход второго инвертора соединен с затвором первого форсирующего транзистора, вход третьего инвертора соединен со стоком переключающего транзистора повторителя, а выход - с входом...

Номер патента: 1089761

Опубликовано: 30.04.1984

Авторы: Герасимов, Дьяченко, Кармазинский, Наенко, Соловьев

МПК: H03K 19/094

Метки: логическое, многофункциональное

...входного сигнала и к шине инверсии второго входного сигнала, затвор шестого МДП-транзистора первой цетючки подключен к затвору первого МДП-транзистора второй цепочки.и к шине третьего входного сигнала, затвор шестого МДП-транзистора второй цепочки подключен к затвору первого МДП-транзиСтора первой цепочки и к шине инверсии третьего входного сигнала, сток первого МДП-транзистора первой цепочки подключен к стоку этого же МДП-транзистора второй цепочки, затворы второго р-канального н пятого и-канального МДП-транзисторов первой цепочки подключены к шине четвертого входного сигнала, а затво ры этих же МДП-транзисторов второй цепочки - к шине инверсии четвертого входного сигнала, затворы р-канально. го третьего и г.-канального четвертого...

Номер патента: 1088065

Опубликовано: 23.04.1984

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 7/06

Метки: кмдп-транзисторах, считывания, усилитель

...с первой и второй разряд-.ными шинами соответственно, истоки -со стоком стробирующего транзисторап-типа, затвор которого соединен стактовой шиной, исток - с общей шиной, исток и сток установочноготранзистора р-типа соединены с первым и вторым выходами усилителя соответственно, затвор - с тактовойшиной ЕЗ.Недостатком известного устройства является большая потребляемаямощность, обусловленная тем, чтонагрузочные транзисторы длительноевремя остаются открытыми из-за медленного разряда разрядных шин.Цель изобретения " снижение потребляемой мощности,Поставленная цель достигается тем,что в усилитель считывания на 1 ЩЦПтранзисторах, содержащий два усилительньи транзистора р-типа, соединенные по схеме с перекрестной снязью,два нагрузочных...

Номер патента: 1029227

Опубликовано: 15.07.1983

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 7/06

Метки: дополняющих, мдп-транзисторах, считывания, усилитель

...строба, исток - с общей шиной, введены три группы ключевых 60 транзисторов, каждая из которых содержит по два р -канальных транзистора, причем истоки первого и второго транзисторов первой группы сое-, динены с шиной питания, затворы - 65соответственно с выходами первого ивторого инверторов, стоки соответ-"ственно с истоками первого и второготранзисторов второй группы, затворыкоторых соединены со стоками и являются соответственно первым и вторым входами усилителя считывания,которые соединены соответственно систоками первого и второго транзисторов третьей группы, стоки которыхсоединены соответственно со стоками первого и второго нагрузочныхи -канальных транзисторов, затворы -с шиной строба, истоки первого ивторого ключевых р -канальных...

Номер патента: 1018250

Опубликовано: 15.05.1983

Авторы: Герасимов, Дьяченко, Кармазинский, Наенко, Соловьев

МПК: H03K 19/00

Метки: логический, элемент

...сигнала под- го сигнала В ( 6 подключен исток тран 6) ключен исток второго р-канального зистора 1 и затвор транзистора 3, ко30транэистора 1 а к входной шине ийвер, входной шине первого логического сигсии второго логического сигнала под- нала А ( 7 ) подключен исток транзисключен затвор второго и-канального тора 1, ко входной шине инверсии вто. транзистора и исток первого И-каналь- Рого логического сигнала В ( 8 ) подного транзистора2. . З 5 ключей исток транзистора 2 и затвортранзистора 4, а ко входной шине инНедостаток известного элемента за- . тра"эключается в низком быстродействии,.версии первого логического сигналае. различном при разных наборах входныхпеременных за счет неравномерно рас"и затвор транзистора 2.пределенной емкостной...

Номер патента: 1016841

Опубликовано: 07.05.1983

Авторы: Герасимов, Дьяченко, Кармазинский, Наенко, Соловьев

МПК: H03K 19/00

Метки: логический, многофункциональный, элемент

...выходной шиной и общей шиной, причем затворы транзисторов р-типа первой цепочки подключены, соответственно к выходу второго инвертора и к входной шине инверсии третьего логического сигнала, затворы тран-60 зисторов р-типа второй цепочки - к выходу первого инвертора и к входной шине третьего логического сигнала, затворы транзисторов о-типа первой цепочки - к входной шине третьего логического сигнала и к входной шине третьего логического сигнала и к входной шине первого логического сигнала, затворы транзисторов и -типа второй цепочки - к входной шине инверсии третьего логического сигнала и к входной шине второго логического сигнала, а зат/воры транзисторов п -типа третьей цепочки - к выходу первого инвертора и к выходу второго...

Номер патента: 1014030

Опубликовано: 23.04.1983

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 8/10

Метки: дешифратор, параллельный

...И-НЕ, выход которогосоединен с первым управляющимвходом элемента ИЛИ-НЕ и является выходом 3 дешифратора. Второй управляющий вход элементаИЛИ-НЕ является управляющим входом4 дешифратора. Информационные вхо"ды элементы ИЛИ-НЕ являются информационными входами 5 дешифратора.Вход первого инвертора б соединенс вторым управляющим входом элемен-.та ИЛИ-НЕ 1, выход которого соеди"нен с выходом первого инвертора би входом второго инвертора 7, выходкоторого соединен с вторым входомэлемента И-НЕ.Элемент ИЛИ-НЕ содержит группу,параллельно соединенных транзисторов 8, затворы которых являются инфор.мационными входами элемента, истокиобъедийены и являются третьим управ.ляющим входом элемента, стоки объединены и являются выходом элемента, а также...

Номер патента: 1014029

Опубликовано: 23.04.1983

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 7/00

Метки: выборки, информации

...содержащем первый, второи, третии и четвертыи ключевые МДП-транч ч40 зисторы, причем стоки первого и второго ключевых транзисторов являются первым и вторым выходами устройства, соответственно, стоки третьего и четвертого ключевых транзисторов являются разрядными выходами устройства, затворы третьего и четвертого ключевых транзисторов объединены и являются адресным входом устройства, исток третьего ключевого транзистора соединен со стоком ,первого ключевого транзистора, исток четвертого ключевого транзистора со стоком второго ключевого транзистора, истоки первого и второго ключевых транзисторов соединены с адресным входом устроиства, затворы первого и второго ключевых транзисторов являютмя первым и вторым входом записиустройства.На...

Номер патента: 1005313

Опубликовано: 15.03.1983

Авторы: Герасимов, Дьяченко, Кармазинский, Наенко, Соловьев

МПК: H03K 19/01

Метки: логический, многофункциональный, элемент

...логического элемента, и управляемые элементы восстановления уровня напряжения логической единицы, у которых. один вывод подключен к шине питания, второйк выходу соответствующего многовхо дового логического элемента, начинаи со второго, а вывод управления через инвертор - к выходу предыдущего многовхо дового логического элемента ( 2 ,Недостатком устройства является низкое быстродействие из-за перезаряда выходных емкостей через большое число поспедовательно включенных МЙП транзисторов тт -типа между выходом каждого многовходового логического элемента и обшей шиной.Целью изобретения является повышение быстродействия.Для достижения поставленной цели в многофункциональный логический элемент; содержащий многовходовые логические...

Номер патента: 1005185

Опубликовано: 15.03.1983

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 7/06

Метки: дополняющих, мдп-транзисторах, считывания, усилитель

...считывания, на шину строба 16 подаетсясигнал логической единицы. Транзисторы 7-9 открываются, а транзисторы12 и 13 закрываются. Напряжения вузлах 14 и 15 начинают уменьшаться,приводя к отпиранию транзисторов 1и 2. В усилителе считывания развивается регенеративный процесс, в результате которого транзисторы 6 и 10 открываются, транзисторы 2 и 5 закрываются. Открытый форсирующий транзистор 10 разряжает емкость, связанную со входом 19. В результате за- .крывается нагруэочный транзистор 7,исключая тем самым протекание сквозного тока через усилитель считыва. ния,Режим записи отличается от режимахранения тем, что напряжения на входах 19 и 20 могут изменяться. Приэтом напряжения на выходах усилителя считывания остаются постоянными.Уменьшение...

Номер патента: 999163

Опубликовано: 23.02.1983

Авторы: Кармазинский, Смирнов

МПК: H03K 19/00

Метки: динамических, кмдп, моделирования, процессов, транзисторах

...16 включен параллельно второму цополнительному транзистору, а второй аополнительнительный конценсатор - параллельно третьему дополнительному транзисгору.На фиг, 1 представлена электрическая 1 принципиальная схема устройства.Затворы транзистора 1-типа и транзистора 2 И -типа поцключены к вхоау 3, стокитранзисторов 1 и 2 поаключены к выхоцу устройства 4, первый аополни тельный транзистор Р -типа 5 и второй цополнительный транзистор И -типа 6 послеаовагельно включены межцу шиной питания 7 и общей шиной 8, третий цополнительный транзистор-типа 9 и четвертый аополнигельный транзистор И типа 10 также послеаовательно включены межцу шинами 7 и 8, стоки транзисторов Б и 6 подключены к истоку транзистора2, а стоки транзисторов 9 и 10 -...

Номер патента: 999103

Опубликовано: 23.02.1983

Авторы: Баранов, Герасимов, Кармазинский, Поплевин, Савостьянов

МПК: G11C 7/06

Метки: запоминающего, усилитель, устройства

...1, 3 и 2, 4 соответственно соединены с выходами усилителя 10 и 11, истоки транзисторов 8 и 9 подключены к шине 12, затворы - к шине 13, а стоки - к выходам усилителя,10 и 11, стоки транзисторов 5 и 6 соединены с истоками транзисторов 3 и 4, истоки. - с шиной 7, а затворы - с шиной 13, стоки транзисторов 14 и, 15 подключены соответственно к.истокам транзисторов 3 и 4, затворы - соответственно к входам 16 и 17, а истоки. - к стоку транзистора 18, исток которого связан с шиной 7, а затвор - с шиной 13.Усилитель работает следующим образом.В исходном состоянии (режим хра.- нения в ОЗУ) потенциал на управляющей шине 13 соответствует логической "1". Транзисторы 5, б и 18 закрыты, а транзисторы 8 и 9 открыты. На выходах 10 и 11...

Номер патента: 997252

Опубликовано: 15.02.1983

Авторы: Герасимов, Дьяченко, Кармазинский, Наенко, Соловьев

МПК: H03K 19/20

Метки: логический, элемент

...и второй вы-. ходными шинами, 5 и б, подключенными, соответственно, к стоку транзистора1 и к стоку. транзистора 2,истоки тран",З 5 зисторов 1 и 2 подключены к общей шине 7, первый р-канальный транзистор второй пары 8 включен между первой входной.;шиной 9 и первой выходнойшиной 5, а второй р-канальный тран; зистор второй пары 10 - между второй 4 О входной шиной 11 и второй выходной шиной б, затворы транзисторов 8 и 10. подключены к третьей входной шине 12, к истоку транзистора 3 и к стоку тран зистора 4, затвор транзистора 3 под ключен к шине 9, а затвор транзистора4 - к шине 11. На входную шину 9 поступает логическая переменная В, нашине 11 - ее инверсия В, а на шиНу12 - логическая переменная А. 5 ОЛогический элемент работает в со",...

Номер патента: 963087

Опубликовано: 30.09.1982

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 7/06

Метки: дополняющих, мдп-транзисторах, считывания, усилитель

...-канальных транзисторов 13 подключены к шине 23, истоки - сои истоками первого и второго управляю- ответственно к шинам 17 и 18, а. стокищих-канальных транзисторов второй соответственно к затворам транзисторовгруппы, стоки которых соединены соот и 2, затвор транзистора 1 подключенветственно с первой и второй разрядными к затворам транзисторов 7 и 8, стоки50шинами и со стоками соответственно пер- которых соединены с выходом 26, истоквого и второго управляющих и -каналь транзистора 8 связан с шиной 19, а исных транзисторов третьей группы, затво- ток транзистора 7 - с шиной 20, затворры первого и второго управляющих-ка- транзистора 2 подключен к затворамнальных транзисторов второй группы со- транзисторов 5 и 6,стоки которыхединены с...

Номер патента: 928406

Опубликовано: 15.05.1982

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 7/06

Метки: считывания, усилитель

...транзисторы, первый 12, второй 13, третий 14 и четвертый 15 р-канальные управляющие транзисторы, первый 16, второй 17 и третий 18 и-канальные разрядные транзисторы; На чертеже обозначены первый 19 и второй 20 входы, первый 21 и второй 22 выходы, первый 23 и второй 24 управляющие входы усилителя, содержащего также шину 25 питания и шину 26 нулевого потенциала. На чертеже обозначены также сток 27 первого и сток 28 второго переключающих транзисторов, Входы 19 и 20 усилителя подключаются через6ванию транзистора 16, Через транзисторы 1 б и 18 происходит разряд ем" кости шины блока памяти, подключен" ной к входу 20, в результате чего открывается .транзистор 11 и закрывается транзистор 4. При этом на стоке 28 транзистора 2...

Номер патента: 903970

Опубликовано: 07.02.1982

Авторы: Баранов, Герасимов, Кармазинский, Поплевин, Савостьянов

МПК: G11C 7/06

Метки: входной, запоминанием, информации, усилитель-формирователь

...5 питания, ключевой транзистор 6 -типа, шину 3 нулевого потенциала, ,первый 8 и второй 9 установочные транзисторы р"типа, шину 10 управле,ния, управляющий транзистор 11 и -ти"па и информационный транзистор 12 и-типа. На чертеже обозначены инверсный выход 13, информационный вход 14 и прямой выход 15 усилителя-формирователя, Яирина канала транзистора 4 выбрана большей, чем у транзистора 3 (сопротивление транзистора 4 меньше сопротивления транзистора 3). Размеры транзисторов 1, 2 и 8, 9 попарно одинаковые. Размеры транзисторов 11 и 12 выбираются так, чтобы суммарное сопротивление транзисторов 3,1 и 12 было меньше сопротивления транзистора 4.Усилитель-формирователь работает следующим образом.В исходном состоянии ( режим хранения ) потенциал...

Номер патента: 862236

Опубликовано: 07.09.1981

Авторы: Баранов, Герасимов, Кармазинский, Поплевин, Савостьянов

МПК: G11C 7/06

Метки: кмдп-транзисторах, усилитель

...может работатьв усилительном или ключевом режиме.В усилительном режиме, обеспечивающем высокое быстродействие, транзисторы 13, 14 выбираются в несколько раз больше транзисторов 7- - 10. При этом усилитель О 20 25 ЗО 35 работает следующим образом: в исходном состоянии (режим хранения в ЗУ) на управляющей шине 11 потенциал соответствует логическому 0. В результате транзисторы 6 5 открыты и на обоих выходах схемы 15, 16 устанавливаются уровни логической 1 (эквивалентно отсутствию информации в ЗУ открывающие транзисторы 3, 4 и закрывающие транзисторы 1, 2. Паразитные емкости в узловых точках схемы В и А заряжаются до потенциала, близкого к напряжению питания. Транзисторы 9, 10, 13, 14 закрыты, поэтому схема не реагирует на входную...

Номер патента: 798997

Опубликовано: 23.01.1981

Авторы: Баранов, Герасимов, Кармазинский, Савостьянов, Старенький

МПК: G11C 8/10

Метки: дешифратор, допол-няющих, мдп-транзисторах, параллельный

...сигналы на первом и втором входах логического элемента ИЛИ-НЕ в ячейке 19 и 20, сигнал на выходе дешифратора 21.Параллельный дешифратор на дополняющих МДП-транзисторах работает следу" ющим образом.В исходном состоянии (режим невы- борки) управляющий сигнал на стробирующей шине 12 соответствует логической 1. На выходах всех адресных логических элементов 10 и первого инвертора 8 напряжения соответствуют также логической 1, в результате чего транзисторы группы 2 в каждой из логических ячеек 1 закрыты,а управляющие транзисторы 3 открыты, На первых входах всех логических элементов ИЛИ-НЕ 5 в ячейках (стоках транзисторов параллельной группы) напряжение соответствует логическому0 (выбранное состояние). Однако запрещающий сигнал логической 1 на...