Запоминающее устройство с самоконтролем

(прото кин етельство СССР9/00, 1979.ельство СССР9/00, 1981 Авторское свид45, кл. С 11 САвторское свиде55, кл. С 1 С вых щим О)СУДАРСТБЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЦТИ К АВТОРСКОМУ СВИДЕТЕЛ(54)(57) 1. ЗАПОКИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ, содержащее группу блоков сравиения, накопители данных, одни выходы которых подключены к одним из входов блоков сравнения группы и к входам соответствующих блоков контроля, другие выходы - к первым управляющим входам соответствующих блоков крнтроля, выходы которых соединены с управляющими входами формирователя сигналов отказа, формирователь управляющих сигналов, первыйод которого подключен к управляювходам блоков сравнения группы, регистры, входы первой группы которых соединены с первыми выходами блоков сравнения группы, другие входы которых подключены к одним из выходов регистров, накопители контрольной информации, одни входы и выходы которых соединены с другими выходами и со входами второй группы соответствующего регистра, и блок управления, первый вход которого подключен к второму выходу формирователя управляющих сигналов, выходы подключены к управляющим входам накопителей контрольной информации, а второй, третий и четвертый входы являются управляющими входами устройст. ва, одними выходами которого являю 7 ся вторые выходы блоков сравнения группы, причем третий и четвертый "входы блока управления соединены с первыми и вторыми управляющими входами накопителей данных, первые управляющие входы регистров и первый вход формирователя управляющих сигналов подключены к четвертому входу блока управления, входы накопителей данных являются,информационнымн и адресными входами устройства, о т - л и ч а ю щ е,е с я тем, что, с целью повышения надежности устройства, в него введены блок сравнения и блок местного управления, первый вход которого соединен с выходом формирователя сигналов отказа, второй и третий входы подключены к выходам блоков контроля, а четвертый и пятый входы - к первому и второму управляющим выходам блока сравнения, одни выходы которого соединены со входами третьей группы регистров, вторые управляющие входы которых подключены к первому и второму выходам блока местного управления, третий выход которого соединен с вторым входом формирователя управляющих сиг" иалов, четвертый выход - с вторьве управлякщими входами блоков контроля, а выходи с пятого по седьмой подключены к управляющим входам. блока сравнения, одни входы которого соединены с одними из выходов регистров, а другие входы - с первыми выходами блоков сравнения группы, причем шестой вход блока местного управления соединен с вторьии управляющими входами накопителей данных, шестой выход блока местного управления и дру164790 1 гие выходы блока сравнения являются другими выходами устройства, третьи выходы блоков сравнения группы подключены к входам формирователя сигналов отказа.2. Устройство по п.1, о т ли " ч а ю щ е е с я тем, что блок местного управления содержит элемент ИЛИ, триггеры, элементы НЕ, элемент задержки и элементы И с первого по пятый, причем первый вход первого триггера и первый вход элемента ИЛИ являются первым входом блока, вход первого элемента НЕ и первые входы .элементов И с второго по четвертый являются вторым входом блока, выход первого триггера подключен к входу элемента задержки, выход которого соединен с первыми входами первого и пятого элементов И, вторыми входами третьего и четвертого элементов И и входом второго элемента НЕ, выход которого подключен к второму входу второго элемента И, выход первого элементаНЕ соединен с вторыми входами первого и пятого элементов И, третьи входы второго, третьего и пятого элементов И соединены с входом третьегоэлемента НЕ и являются третьим .входом блока, четвертым и пятьи входами которого являются второй и третийвходы элемента ИЛИ, выход которого соединен с первым входом второготриггера, вторые входы триггеровобъединены и являются шестым входомблока, выход третьего элемента НЕ подключен к третьим входам первогои четвертого элементов И, второйвыход элемента задержки соединен стретьим входом второго триггера,четвертый, пятый и шестой входы которого подключены соответственно к вы" ходам второго, четвертого и пятогоэлементов И, выходы элементов И, второго триггера и элемента. ИЛИ являют"ся выходами блока.Изобретение относится к вычислительной технике, а именно к запоминающим устройствам,Известно запоминающее устройствос самоконтролем, в котором применяется контроль сравнением в каждомтакте считываемой из двух идентичных накопителей информации, образованием сверток для каждого накопителя в случае несравнения хотя бы поодному из разрядов и отключениемнакопителя, в котором свертка несовпала с информацией в контрольномразряде 1.Недостатком этого устройства является низкая надежность.Наиболее близким техническим решением к изобретению является запоминающее устройство с самоконтролем,содержащее накопители, схемы сравнения, формирователь сигналов отказа,блоки контроля, блок задержки, дополнительные накопители, регистры,блок управления, числовые и адресныешины, шину начальной установки, шину "Запись - считывание", шину "Запрос", выходные шины устройства,причем информационные выходы каждого из накопителей подключены к соответствующим входам схем сравнения ик входам соответствующего блока контроля, выход дополнительного информационного разряда каждого из накопителей подключен к первому управляющему входу соответствующего блока контроля, выход которого подключен к соответствующему управляющему входу формирователя сигналов отказа, первый выход формирователя сигналов отказа подключен к вторым управляющим входам блоков контроля, а второй вы" ход формирователя сигналов отказа подключен к первому входу блока задержки, первый управляющий выход которого подключен к первым управляющим входам схем сравнения, первые входы каждого из регистров подключе. ны к соответствующим выходам схем сравнения, первые выходы - к соответствующим вторым управляющим входам схем сравнения, а управляющий вход каждого из регистров подключен к выходу соответствующего блока контроля, вторые выходы регистров,подключены к входам соответствующего дополнительного накопителя, а выходыз 11647 дополнительных накопителей - к вторым .входам соответствующего регистра, второй управлянщий вьжод блока задержки подключен к входу блока управления, управляющие вьжодц которого подключены к соответствующим управляющим входам дополнительных накопителей 2 3 90 4формирователя управляющих сигналовподключены к четвертому входу блокауправления, входы накопителей данныхявляются информационными.и адресньиивходами устройства, введены блоксравнения и блок местного управления,первый вход которого соединен с выходом формирователя сигналов отказа, Недостатком известного устройства является низкая надежность вследст 10 вие того, что в нем не обеспечивается коррекция ошибок в случае возникновения неисправностей в одноименных зонах адресов обоих накопителей в различных разрядах и в одноименных разрядах, а также не обеспечивается коррекция четных ошибок в любом иэ накопителей.гЦель изобретения - повышение надежности запоминающего устройства с самоконтролем.Поставленная цель достигается тем, что в запоминающее устройство с самоконтролем, содержащее группу блоков сравнения, накопители данных, одни выходы которых подключены к одним из входов блоков сравнения группы и к входам соответствующих блоков контро-, ля, другие выходы - к первым управляющим входам соответствующих блоков З 0 контроля,.выходы которых соединены с управляющими входами формирователя сигналов отказа, формирователь управ" ляющих сигналов, первый выход которо- го подключен к управлякщим входам 35 блоков сравнения группы, регистры, входы первой группы которых соединенц с первыми выходами блоков сравнения группы, другие входы которых подклю" чены к одним из выходов регистров, 40 накопители контрольной информации, одни входы и выходы которых соединены с другими выходами и с входами второй группы соответствующего регистра, и блок управления, первый вход которо го подключен к второму выходу формирователя управляющих сигналов, выходы подключены к управляющим входам накопителей контрольной информации, а второй, третий н четвертый входы 50 являются управляющими входами устройства, одними выходами которого являются вторые выходы блоков сравнения группы, причем третий и четвертый входы блока управления соединены с 55 первыми и вторыми управляющими входами накопителей данных, первые управляющие входы регистров и первый вход второй и третий входы подключены квыходам блоков контроля, а четвертыйи пятый входы - к первому и второмууправляющим выходам блока сравнения,одни выходы которого соединены с входами третьей группы регистров, вторыеуправляющие входы которых подклнненык первому и второму выходам блокаместного управления, третий выход ко. торого соединен с вторым входом формирователя управляющих сигналов,четвертый выход - с вторыми управлявщими входами блоков контроля, а выходы с пятого по седьмойподключены ю, управляющим входам блока сравнения, одни входы которого соединены с одними иэ выходов регистров, адругие входы - с первыми выходамиблоков сравнения группы, причем шес той вход блока местного управления соединен с вторыми управляющими входами накопителей данных, шестой выход блока местного управления и другие выходы блока сравнения являются другими вьпсодами устройства, третьи выходы блоков сравнения группы подключены к входам формирователя сигналов отказа. Блок местного управления содержит элемент ИЛИ, триггеры, элементы НЕ, элемент задержки и элементы И с первого по пятый, причем первый вход первого триггера и первый вход элемента ИЛИ являются первым входом блока, вход первого элемента НЕ и первые входы элементов И с второго по четвертый являются вторьи входом блока, выход первого триггера подключен к входу элемента задержки, выход которого соединен с первыми входами первого и пятого элементов И, вторыми входами третьего и четвертого элементов И и входом второго элемента НЕ, выход которого подключен к второму входу второго элемента И, выход первого элемента НЕ соединен с вторыми входами первого и пятого элементов И, третьи входы второго, третьего и пятого элементов И соединено с входом третьего элемен 5 1 164та НЕ и являются третьим входом блока, четвертым и пятым входами которого являются второй и третий входыэлемента ИЛИ, выход которого соедийен с первым входом второго триггера,вторые входы триггеров обьединены иявляются шестым входом блока, выходтретьего элемента НЕ подключен ктретьим входам первого и четвертогоэлементов И, второй выход элемента 0задержки соединен с третьим входомвторого триггера, четвертый, пятМйи шестой входы которого подключенысоответственно к выходам второго,четвертого и пятого элементов И, вы"ходы элементов И, второго триггераи элемента ИЛИ являются выходамиблока,На фиг,1 изображена функциональная схема предложенного устройства;на фиг.2 и 3 - функциональные схемыблока местного управления и блокасравнения соответственно, вариантывыполнения.Предложенное устройство содержит(фиг.1) накопители 1 и 2 данных, груп.пу блоков 3 и 4 сравнения, формирователь 5 сигналов отказа, блоки 6 и 7контроля, формирователь 8 управляющихсигналов, накопители 9 и 1 О контроль- зиой информации, регистры 11 и 12,блок 13 управления, На фиг. обозначены информационные и адресные 14,управляющие 15 - 17 входы и одни извыходов 18 устройства, Устройство содержит также блок 19 местного управле35ния и блок 20,сравнения, На фиг,1обозначены также другие выходы 21 и22 устройства,Блок 19 местного управления содер 40жит (,фиг.2) элемент ИЛИ 23, элементыНЕ 24 - 26 с первого по третий, элементы И 27 - 31 с первого по пятый,элемент задержки 32, первый 33 и второй 34 триггеры.Блок 20 сравнения содержит (фиг 3)элементы 351, 35, 36 и 37 сравнения,элементы ИЛЙ 38 и 39, элементы НЕ 40и 41, элементы И 42 - 53 и элементыИЛИ 54 - 59 число которых равно чисФ50лу разрядов в накопителях 1 и 2. Предложенное устройство работает следующим образом.При подготовке к работе в накопители 9 и 10 (фиг.1) записываются, 55 например, программным путем все "0" (или все "1"), представляющие собой информацию об отсутствии неисправных 790 6ячеек в накопителяхи 2, Для этого на входы накопителей 9 и 10 подаются последовательно все сочетания старших разрядов адреса по входам 14, на входы блока 13 - сигналы запроса по входу 17, начальной установки по входу 15 и команды "Запись" по входу 16, на входы регистров.1 и 12 - сигналы запроса, При этом регистры 11 и 1 2 сбрасываются в,исходное состояние, блок 13 подает сигнал записи на накопители 9 и 10 в момент времени, последующий за установкой регистров 11 и 12 в исходное состояние, Содержимое регистров 11 и 12, соответствующее отсутствию неисправных ячеек накопителей 1 и 2, записывается таким образом в каждом такте по соответствующим адресамнакопителей 9 и 1 О до полного их заполнения.В начале работы на входы накопителей 1 и 2 одновременно подаются сигналы кода адреса, числа, записи- считывания, запроса. После того, как записана необходимая информация, в тактах считывания при исправной работе накопителей 1 и 2 информация на 1их выходах совпадает, поэтому с выходов блоков 3 и 4, проводящих поразрядное сравнение, считанная информация поступает на выходы 18.Одновременно в каждом такте происхо- дит считывание начально записанной информации из накопителей 9 и 10 в регистры 11 и 12 и ее перезапись обратно по тем же адресам.Для осуществления этого условия накопители 9 и 10 должны обладать ,большим быстродействием, чем накопители 1 и 2, а блок 13 должен вырабатывать из сигнала запроса второй, сдвинутый во времени запрос для накопителей 9 и 1.0.В случае неисправности одного из накопителей 1 и 2 произойдет несовпадение информации хоты бы в одном из разрядов, Сигнал несовпадения из блоков 3 и 4 поступит на формирователь 5, который вырабатывает сигнал запуска блока 19.Блок 19 через элемент ИЛИ 23 (фиг.2) вырабатывает сигнал запуска блоков 6 и 7 контроля например, по модулю два. Навходы блоков 6 и 7 подаются сигналы считывания из соответствующих накопителей,1, 2, 9 и 10, а также контрольный код, записанный7 1164790 8в дополнительном разряде каждого из .исправности. При этом вероятность понакопителей 1, 2, 9 и 10.явления двух отказов одновременноОдновременно при запуске блока 19 крайне низка. Следовательно, неисппроисходит переключение триггера 33, равности появляются последовательноа через элемент ИЛИ 23 переключается 5. во времени, т.е. одна из них должнаВторой триггер 34, что приводит к быть уже зафиксирована в одном изблокировке формирователя 8 и запрету накопителей 9 и 10.выработки строба считывания информа- Рассмотрим работу устройства вции, а также включается элемент 32 . случае, когда две неисправности воззадержки, сигнал с выхода которого О никли в разных. накопителях 1 и 2 ипоступает на одни из входов элемен- в разных разрядах. В этом случае фор./тов И 27-31. мирователь 5 и блоки 6 и 7 зафиксиНа другие входы элементов И 27-31 руют неисправности. При этом триггерыпоступает информация,с блоков 6 и 7 33 и 34 переключатся, заблокируетсянепосредственно или через элементы 15 формирователь 8, запустится элементНЕ 24 и 26. При наличии одиночной задержки 32 и сработает элемент И 29.неисправности одного из накопителей Информация с выхода элемента И 291 (2) соответствующий блок 6 (7) вы- поступает на вход элементов И 42, 43,даст сигнал отказа накопителя 1 (2), 48 и 49 блока 20 (фиг.З ). В блок 20который установит в исходное состоя О на входы элементов сравнения 351 фние формирователь 5, через элемент 35 поступает информация с выходовИ 30 (31) переключит триггер 34, регистра 11 и блоков 3 и 4,.на входывследствие чего разблокируется фор- элементов сравнения 36 и 37 - с вымирователь 8, а также поступит на ходов регистров 12 и блоков 3 и 4.управляющий вход соответствующего 25регистра 11 (12), разрешая запись Допустим, что в накопителе 2 ра-. инйормацьи о неисправном разряде, нее произошла неисправность, зафиксиполучаемой с выхода блоков 3 и 4, в Рованная в накопителе 10 и регистресоответствующий разряд регистра12В этом случае на элементах срав (12)нения 36 и 37 произойдет совпадение30После записи в регистр 11 (12) ин во всех РазряДах, кроме разряда, где формации о неисп авном аз е за- вновь возникла неисправность (на выблокируется выход неисправного раз- ходе одного из элементов сравнения ряда неисправного накопителя 1 (2) 36 и 37 будет сигнал "1"). Поскольку и после выработки формирователем 8 . срабатывание элемента И 29 указывает задержанного строба произойдет счи на две неисправности в разных накопитывание истинной информации с выхо- телях 1 и 2 и разрядах, эту информадов блоков 3 и 4 на выходы 18. цию с элементов сравнения 36 и 37 неОдновременно информация с выходов обходнмо записать в регистр 11 и зарегистров 11 и 12 будет перезаписана тем в накопитель 9, фиксируя наличие в соответствующие ячейки накопителей неисправности в накопителе 1. Запись409 и 1 О по второму для данного такта информации в регистр 11 производит- сигналу запроса, вырабатываемому бло- . ся через элементы И 42 и 43 и элемен. ком 13 после задержки на время вы- . ты ИЛИ 54 и 55. На первые входы элеполнения указанных выше операций.ментов И 42 и 43 поступает информаПризнак записи в накопители 9 и 1 О ция из элемента Я 29, на вторые вхо 45вырабатывается также блоком 13 в каж- ды . через элемент НЕ 40 с элемента дом такте после считывания в регист- .ИЛИ 38 (отсутствие информации на выРы 11 и 12 информации, хранимой в на- ходе элемента ИЛИ 38 указывает,. чтокопителях 9 и 10. в накопителе 1 ранее неисправностей5 ф не было), на третьи - информация сПо мере появления последующих от- . элементов сравнения 36 и 37.казов происходит заполнение ячеек на- Если ранее неисправность была вкопителей 9 и 10 информацией о не- накопителе 1, то информацию о вто",исправных разрядах и зонах накопите- рой неисправности нужно записать влей 1 и 2. регистр 12 через элементы И 48 и 49В процессе работы могут встретить- и элементы ИЛИ 56 и 57.ся и более сложные неисправности в Разряды регистров 11 и 2, в ко"накопителях 1 и 2, например две не- . торых записана информация о неисправ 9 11 б 47 костях накопителейи 2, заблокируют соответствующие входы блоков 3 и 4. После завершения работы блока 20 и записи в регистры 11 (12) новой информации о .неисправностях, с второго выхода элемента задержки 32 происходит сброс триггера 34 и разблокировка формирователя 8.При этом вырабатывается строб считывания, разрешающий считывание 10 исправленной информации на выходы 18 и запись информации из регистров 11 и 12 в накопители 9 и 10.Если две яеисправности возникли в одних и.тех же ячейках и разрядах . 15 обоих накопителей 1 и 2, блоки 3 и 4 не обнаружат неисправность. Поскольку в одном из накопителей, например 2 (1),неисправность возникла ранее, в регистре 12 (11) появится информация о.неисправном разряде.Эта информация через элемеят ИЛИ 39 (38) и элемент ИЛИ. 23 переключит триггер 34 и заблокирует формирователь 8 (триггер 33 в этом слу чае останется в сброшеяяом состоянииа также включят блоки 6 и 7, которые зафиксируют наличие неисправностей в обоих накопителях 1 и 2. При этом срабатывает элемент И 28 и сигнал поступает на входы элементов И 44, 45, 50 и 51 блока 20 и на.выход 2.В блоке 20 сигнал несовпадения появится на тех из элементов сравнения 35 - 37, которые связаны с ре 35 90 1 Огистром 11 и 12, в котором отсутствует информация о неисправности, например на элементах 35 и 35Через элементы И 44 и 45 и элементы ИЛИ 58 и 59 информация поступает на выход 22, указывая разряд, информация в котором должна быть проннвертирована.Запись в регистр 11 (12) в этом случае не производится из-за необходимости подать на выходы 18 информацию с неисправного разряда одного из накопителей 1 (2) с последующим его инвертированием во внешнем арифметическом устройстве по сигналу с выхода 21. Сигнал с выхода элемента И 28 переключит триггер 34, разблокирует формирователь 8 и произойдет считывание информации на выходы 18Если две неисправности возникли в одном из накопителей 1 или 2, то блоки 3 и 4 выявят несовпадение в считанной информации, в блоке 19 сработают триггеры .33 и 34 и с выхода элемента И 27 поступит сигнал на входы элементов И 4 б, 47, 52 и 53, в результате информация о неисправности запишется в регистр 11 или 12,Таким образом, в устройстве исправляются различные комбинации двойных ошибок.Предложенное устройство обеспечивает более высокую надежность по сравнению с прототипом.1164790 Составитель Т, ЗайцеваИ.Дылын Техред Л,Мартяшова ек тор.,Л к ипенко . Заказ 4 194/5ВНИИП о Филиал ППП "Патент", г. Ужгород, ул, Проектная,Тираж 584Государственного ком елам изобретений и о осква, Ж, Раушска Подписноеета СССРрытийнаб д. 4/5