Дичка

Номер патента: 1444764

Опубликовано: 15.12.1988

Авторы: Дичка, Зеебауэр, Корнейчук, Марковский

МПК: G06F 9/50

Метки: запросов, обслуживания

...на выходе элемента ИЛИ 17 и, проинвертируясь элементом НЕ 19, откроет элемент И 20,на выходе которого сформируется сигнал единичнога уровня (сигнал на выходе элемента ИЛИ 14 будет единичным),который, поступая на управляющий входкоммутатора 6, обеспечивает поступление импульсов на счетный вход счетчика 5 с выхода делителя 8 частотытак, что содержимое счетчика 3, содержащего код наибольшего текущегоприоритета, если не поступила заяв -ка большего приоритета, будет совпадать с содержимым реверсивного счетчиз14447 ка 5, При поступлении заявки с большим приоритетом повторится вышпопиисанный процесс выявления заявки с максимальным приоритетом значение коУ5 торого будет отслеживаться во времени реверсивным счетчиком 5. При появлении...

Номер патента: 1381597

Опубликовано: 15.03.1988

Авторы: Дичка, Корнейчук, Самофалов, Сидоренко, Чернов

МПК: G11C 11/40

Метки: запоминающее, постоянное

...разрядов обеспечивало маскирование как можно большегоколичества отказов. Если при записи словав накопитель в некотором разряде ячейки имеется отказ, то группа разрядов исходного слова, включающая разряд, подлежащий записи в отказавший запоминающий элемент ячейки, при условии несовпадения записываемой цифры и типа отказа (О или 1), инвертируют, а в соответствующий дополнительный разряд записывают 1, Затем преобразованное таким образом слово вместе с дополнительными разрядами кодируется кодом Хемминга и результат заносят в память: в накопителе 1 хранится преобразованное слово и контрольные разряды кода Хемминга, а в накопителе 2 - разряды инвертирования. Перечисленные операции выполняются при изготовлении ПЗУ.40 Чтение информации...

Номер патента: 1374286

Опубликовано: 15.02.1988

Авторы: Дичка, Колесник, Коляда, Корнейчук

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...ячейки блока 1 памяти.Если и в первом и во втором циклах чтения слово содержит ошибку кратности три и бопее (1 = 1), то блок 27 выдает на выход 44 сигнал "Ошибка". Кроме того, если в процессе декодирования информации на входы 30-33 блока 27 поступает код Х Х,Х,Хотсутствующий в табл. 1 (при этом выполняется логическое условие У = 1), то независимо от цикла чтения инфор мации (первой или второй) на выход 45блока 27 выдается сигнал "Неисправность декодера". 50 5 3 кристалла") и Х (38) = 9 (" Запись" ) слово записывается в блок 1 памяти.Поступление на вход 29 блока 27 сигнала "Чтение" (Х, 1) определяет режим чтения. Блок 27 выдает с выходов 37 и 38 сигналы Х - 1 и Х - 1, которые поступают на управляющие входы блока 1. При этом на...

Номер патента: 1324071

Опубликовано: 15.07.1987

Авторы: Дичка, Зеебауэр, Иванец, Корнейчук, Марковский

МПК: G11C 15/00

Метки: ассоциативное, запоминающее, оперативное

...7 по входам 8, - 8 п и 13 в 1 подаются коды, хранящиеся на регистрах соответственно 1 и 16, На выходах 9. (1(г формируются потенциалы нулевого уровня, так как на выходах элементов ИЛИ 38, И 37 соответствующих узлов 30 г формируется потенциал нулевого уровня. На выходе 9 единичный сигнал формируется только в том случае, если на вход 8 подан сигнал единичного потенциала, т.е, если в устройстве хранится число, совпадающее с заданным, которое и является ближайшим большим, код его формируется на выходе 11 устройства, а сигнал на выходе 21 свидетельствует о том, что ближайшее слово найдено. Если на вход 8 подается нулевой потенциал (заданное слово не хранится в устройстве), то на выходах элемента и 37 и ИЛИ 38 узла 30, формируется единичный...

Номер патента: 1283750

Опубликовано: 15.01.1987

Авторы: Дичка, Корнейчук, Тарасенко, Хаддад

МПК: G06F 7/49

Метки: умножения

...20 Формула изобретенияУстройство для умножения, содержащее регистры множимого, множителя и результата, два коммутатора, сум матор идополнительный регистр, причем выход сумматора соединен с информационным входом регистра результата, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродейст - 30 вия, в него введены блок определения большего числа, блок определения меньшего числа, третий коммутатор, вычитатель, блок управления, содержащий два ВЯ-триггера и три элемента задержки, причем вход запуска устройства соединен с Я-входами первого и второго ВБ-триггеров, входом первого элемента задержки и входами разрешения сравнения блоков опреде пения меньшего и большего чисел,первые и вторые информационные входы которых соединены...

Номер патента: 1256100

Опубликовано: 07.09.1986

Авторы: Антонюженко, Величко, Дичка, Корнейчук

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...вЬ цразрядное (К = - -) и-ичное (Ч=2 ),слово, Размерность проверочной матрицы Н кода определяется следующим об"разом. Количество строк матрицы находят из неравенства1 256100 зК 1=Ц 4+П 5+06+И 7+и 8 К 2 =и 1+П 2+ и 3+Н 7+П 8 20 КЗ=П 1+2 02+3 03+04+205+3 06+08 =М 1+П 4+П 8)+2 (02+05) +3 АЗ+06) . Значение К 1 формируется на сумматорах 19 (младший разряд) и 20 (старший разряд), значение К 2 - на сумматорах 21 и 22 соответственно, КЗ на сумматорах 31 и 32. При записи информации значение входа 57 равно нулю, а значение входа 58 равно едини-., це. На вход блока 1 поступают информационные разряды слова с выходов 15 4.1.1-4.8.2 блока 2, а также контрольные разряды (выходы элементов П 46, 48; 50, 52; 54, 56). При чтении (К+ш) -разрядное...

Номер патента: 1226536

Опубликовано: 23.04.1986

Авторы: Дерикот, Дичка, Корнейчук, Палкин, Юрчишин

МПК: G11C 29/00

Метки: запоминающее, исправлением, ошибок

...4 (табл.1).)Таблица 1 Позиция Многочлены от ж Локаторыкода (элементы поля) в, предст. дес.предст. 0001 0010 0100 1000 0011 0110 1100 1011 0101 1010 0111 11101 1101 г (1 Мф =О 1 М. "-Ы 1,вз, г 12 О =О +Ы, =К+1б 10 10 и Ь г 12 0 фК 0 +ОЧК =0 +К 1к1% 13 14 1001 15 ления " на неприводимый многочлен+ М +1, а многочленам от ж однозначй Представление элемента М" в виде многочлена отравно остатку от де 3 1226536 бстеПени а . Это представление уста- да будет совпадать со степенью ю навливает такое соответствие между (нумерация позиций начинается с 1). разрядами слова и локаторами, при Если и =2 -1=15, то проверочная котором уменьшенный на 1 номер развя- матрица представляется в виде1226536 12 10 Синдром старшие разряды В В, - Вмладшие...

Номер патента: 1159067

Опубликовано: 30.05.1985

Авторы: Дичка, Корнейчук, Юрчишин

МПК: G11C 17/00

Метки: запоминающее, постоянное

...Образованному иэ младших разрядов адреса ячейки первого накопителя 1, записывают старшие разряды адреса ячейки, в которой необходимо осуществить подмену, а в четвертый 6 накопитель аналогичным образом записывают номер подменяемого слога в слове. Другими словами, в третьем накопителе 5 хранятся коды номеров блоков, в четвертом 6 накопителе - номера слогов (каждое слово состоит иэ слогов с номерами От О до ( в , - 1)-го, содержащих дефекты.Обращение ко всем четырем накопителям произгзодитсл Одновременно. При чтении информации иэ дефектной ячейки первого накопителя 1 номср слога, считанный из четвертого 6 накопителя дешифрируется дешифратором 8 и если старшие разряды адреса ячейки первого накопителя совпадают с кодом, считанным иэ...

Номер патента: 1152042

Опубликовано: 23.04.1985

Авторы: Дичка, Корнейчук, Рычагов, Садовский, Юрасов

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...ИЛИ 36 соединен с входом элемента 38 задержки, выход 29 которого через элемент 39 задержки подключен к вторым входам элементов И 31 и 33. К первому входу элемента И 40 подключен выход триггера 34, к второму - вькод элемента И 31. К первому входу элемента И 4 1 подключен выход триггера 35, к второму . - выход элемента И 31Первый вход элемента И 42 соединен с выходом триггера 35, второй - с выходом элемента И 33, первый вход элемента И 42 в . с выходом триггера 34, второй - с выходом элемента И 33. К входам трехвходового элемента ИПИ 44 подключены выход элемента И 42, выход элемента И 43 и выход 18 элемента ИЛИ 17. К первому входу эле мента ИЛИ 45 подключен выход эле,мента И 4 1, к второму - выход элемента ИЛИ 44.На фиг. 3 приведен один...

Номер патента: 1149318

Опубликовано: 07.04.1985

Авторы: Дичка, Корнейчук, Орлова, Щербина

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...которого являются информационными выходами устройства. Управляющие выходы блока управления подключены к входам блока элементов И в И 18. Блок 12 управления имеет входы 20 и 21, по которым поступают сигналы от источника тактового питания и считывания соответственно, а также выходы 22 - 24, которые подключены к управляющим входам блоков 1, 2 и 3 соответственно, выход 25 для выдачи сигнала Ошибка и выход 26, по которому выдается сигнал Готовность.Блок 12 управления (фиг. 2) содержит первый дешифратор 27, к которому подключены выходы 11.1 и 11.2 первого блока 4 декодирования, второй дешифратор 28, с входами которого связаны выходы 15.1 и 15,2 второго блока 7 декодирования, а также и-входовой элемент ИЛИ в29, с входами которого соединены...

Номер патента: 1138836

Опубликовано: 07.02.1985

Авторы: Белалов, Дичка, Журавский, Забуранный, Корнейчук, Орлова, Рудаков

МПК: G11C 29/00

Метки: запоминающее, коррекцией, обнаружением, ошибок

...адресячейки накопителя 1, при чтении информации из которой имеет место ошибка, в разряды 31 записывается значение синдрома; определяемое блоком 3,в разряд 32 - признак однократнойошибки, в разряд 33 - признак многократной ошибки.Блок 18 управления (фиг. 2) состоит из двухвходового элемента И 34,двухвходового элемента ИЛИ 35, двух-,трехвходовых элементов ИЛИ 36 и 37и двухвходового элемента ИЛИ 38.Выход 14 блока 12 подключен к первому входу элемента ИЛИ 36, выход 15 - к второму входу элемента ИЛИ 36, первому входу элемента ИЛИ 37 и первому входу элемента ИЛИ 38, выход 16 - к первому входу элемента ИЛИ 35, выход 17 - к первому входу элемента И 34. Выход 19элемента ИЛИ 10 соединен с вторымвходом элемента ИЛИ 35 и вторым инверсным входом...

Номер патента: 1133624

Опубликовано: 07.01.1985

Авторы: Дичка, Дробязко, Корнейчук, Орлова, Юрчишин

МПК: G11C 29/00

Метки: запоминающее, исправлением, ошибок

...4.Каждый из регистров устройства представляет собой группу П -триггеров. Например, в регистре 2 входыП всех триггеров соединены с выходами накепителя 1, прямые выходы триггеров подведены к входам блока 4, а инверсные - к входам накопителя 1.Синхровходы С всех триггеров соедине. ны межцу собой и подключены к одному из выходов блока управления.Пример реализации блока 13 управления приведен на фиг. 2. В его состав входят 21 -триггеры 14,11 б - триггер 15, дешифратор 16, элементы И 17, ИЛИ 18, а также И-ИЛИ 19.После подачи питания исходное состоя. ние блока управления устанавливается по сигналу "Сброс", устанавливающему все 3 К -триггеры в нулевое состояние, а работа блока управления начинается подачей сигнала "Пуск", посту. пающего по...

Номер патента: 1075312

Опубликовано: 23.02.1984

Авторы: Дичка, Забуранный, Корнейчук, Орлова, Палкин

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...первого и второгонакопителей,На чертеже приведена блоксхема . запоминающего устройства,содержащего регистр 1 адреса, дешифраторы 2 и 3 адреса, накопители4 и 5, регистры б - 9, блоки 10 и 11сравнения, блоки 12-14 элементов И,элемент ИЛИ 15, блок 1 б элементов ИЛИ,регистр 17 и блок 18 управления.В предлагаемом устройстве информация одновременно записывается(считывается) в оба накопителя 4 и 5.Слово, подлежащее записи, находится в выходном регистре 17, Содержимое одноименных ячеек накопителей 4и 5, в которые необходимо записатьинформацию, считывается на регистрыб. Обратный код содержимого регистров б и 7 записывается в те жеячейки накопителей 4 и 5 и считывается обратно на регистры б и 7.Коды с регистров б и 7, а также...

Номер патента: 898509

Опубликовано: 15.01.1982

Авторы: Аль-Укейли, Дичка, Дробязко, Кениг, Киян, Корнейчук, Орлова

МПК: G11C 29/00

Метки: запоминающее, исправлением, обнаружением, ошибок

...АдА .После кодирования число записывается в ячейку накопителя 3, адрес 20которой указан в регистре адреса 1.При чтении слова производитсяопределение значений контрольныхразрядов А-А по которым производится обнаружение и исправление Иошибок.Характерной особенностью предла-фгаемого кода являетея независимостьчисла контрольных разрядов от количества исправляемых ошибок.ЗОПо адресу, указанному в регистреадреса 1, число считывается из накопителя 3 и поступает на регистр прямого кода 4, с прямого выхода которого по сигналу блока управления 16информация поступает на первый блокдекодирования 2, где вычисляютсязначения контрольных Разрядов А-Ащ,которые анализируются элементамиИЛИ группы 14. Если в результате щанализа оказывается, что ошибки...

Номер патента: 875470

Опубликовано: 23.10.1981

Авторы: Дерий, Дичка, Корнейчук, Орлова, Юрчишин

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...входурегистра 2. Управляющий вход дешифратора 4 и управляющие выходы схемыб сравнения и дешифратора 4 соединены соответственно с другими выходом и входами блока 9,Устройство работает следующимобразом.пусть используется корректирующкйфкод мощности к , под которойаодраэумевается способность корректирующего кода исправлять ошибкиот 1 до КЧисло, подлежащее записи в накопитель 1 и предварительно закодированное, поступает на первый регистрчисла 2. В режиме контрольной записи .код с первого регистра числа 2записывается в накопитель 1 и счи Если в маркерных разрядах - кодф01 , содержимое первого регистрачисла 2 передается в блок 7, гдепроизводится декодирование числа,в результате которого определяютсяпотери подлежащих коррекции разрядов,...

Номер патента: 855730

Опубликовано: 15.08.1981

Авторы: Дичка, Журавский, Забуранный, Корнейчук, Орлова, Юрчишин

МПК: G11C 11/00

Метки: запоминающее, самоконтролем

...блока 6 коррекции, другие входы - с выходами первой схемы 4 сравнения. Выход второй схемы сравнении подключен ко второму входу блока 10 управления.Устройство работает следующим образом.При реализации режима чтения на управляющий вход регистра 2 прямого кода со второго выхода блока 10 управления подается разрешающий сигнал, в результате чего кодовое слово считывается с ячейки накопителя 1 на ре-. гистр 2 прямого кода, с выхода которого оно поступает на блок 6 коррекции, Если в процес. 15 20 25 30 35 40 45 50 55 се чтения ошибки не возникают, то контрольные разряды покажут отсутствие ошибок обэтом свидетельствует сигнал на управляющемвыходе блока 6 коррекции, подключенном кпервому входу блока 10 управления, и блок10 управления выдает...

Номер патента: 842977

Опубликовано: 30.06.1981

Авторы: Городний, Дичка, Дробязко, Корнейчук, Орлова, Рычагов, Юрчишин

МПК: G11C 29/00

Метки: автономнымконтролем, запоминающее

...же имеет место неравенство, то по сигналу со схемы 15 сравнения в маркерный разряд регистра 6 записывается О. Обозначается: логическая 1 в маркерном разряде означает, что ячейка ис-правна; О - в ячейке имеются отказавшие разряды. Первоначально во всех маркерных разрядах ячеек накопителя 1 записана 1.Запись О в маркерный разряд регистра 6 означает, что ячейка, к которой осуществляется обращение, содержит отказавшие разряды. В этом случае необходимо определить номера отказавших разрядов с тем, чтобы записать информацию в оставшихся исправные основные и дополнитель 35 ные разряды, т. е. выполнить развертку числа. При считывании развернутого числа из отказавшей ячейки оно выбрано из исправных разрядов этой ячейки, т. е. выполняется...

Номер патента: 841062

Опубликовано: 23.06.1981

Авторы: Дичка, Журавский, Забуранный, Корнейчук, Орлова, Юрчишин

МПК: G11C 29/00

Метки: запоминающем, исправленияошибок, кодов, корректирующих, обнаружения, спомощью, устройстве

...содержит накопитель 1, регистр 2, блок 3 декодирования, выход которого является выходом 4 устройства, регистр 5, блок 6 определения отказавших разрядов, схему 7 сравнения, блок 8 коррекции.Устройство работает следуюгцим образом.Пусть для хранения и передачи информации используется корректирующий код с постоянной мощностью, равной 1,т. е. код, исправляющий от 1 до 1 ошибок включительно. При считывании кодового слова с накопителя 1 на регистр 2 производят его декодирование в блоке 3 декодирования. При декодировании определяют значения контрольных разрядов, опрос которых показывает, в каких именно разрядах имеются ошибки. Если опрос контрольных разрядов покажет отсутствие ошибок, то кодовое слово считают безошибочным и выдают на выход 4,...

Номер патента: 627543

Опубликовано: 05.10.1978

Авторы: Вълков, Гордодний, Дичка, Корнейчук

МПК: G11C 17/00

Метки: запоминающее, постоянное

...записываются в элементы связи накопителя 2.На практике в матрице накопителя 2 после изготовления существуют отказы, котэрые могут быть типа ГЕНЕРАТОР 0 (" нулевой дефект) или ГЕНЕРАТОР 1 ( "единичный" дефект) . "Нулевой" дефект имеет место в том случае, если направление возникшего дефекта и направление записываемой инфэрмации сэвпадвют (т.е. имеем дефекты ГЕНЕРАТОР 1, и записывается 1), и единичный дефект при разных направлениях отказа и записываемого бита. В случае, если в местах, где необходимо записать разряды данной группы для бэльшинст 4 Гф ва чисел возникла комбинация нулевых и еди 50 ничных" дефектов, можно осуществить такую коммутацию в блоке 3 коррекции, чтобы эти дефекты "замаскировались", Это имеет место при групповых отказах...