G11C 15/04 — с использованием полупроводниковых элементов

Номер патента: 291244

Опубликовано: 01.01.1971

МПК: G11C 15/04

Метки: 291244

...ИЫХимпульсов всех слов матрицы и иризиака ои;)оСа ПОДВЕТС 51 Иачис 1 ИЗ Д(ГС 51 ТИ 1 МпЛЬССБ СТгенератора иясСк и.Пульсов ГО. 1(я)кдыЙ фор.(ироватсль и.пульсОВ Бырабать.)сСт иосГ 51 иые пО 1;10 цади ьольт-сскуидиые импульсы,которые Гоступ 210 т 1 ( иптеГрпрусцу 0 Об.От 1 Ц ЙфСс), ЕЧ 1 ИКЯ 1(ОТОРЫП ВЫСР сИ РЕГИСТ 1)0)признака опроса)Грс производится иразрядно, нячипая с первого разряда, тяк как Бисходном Оло:ке:ип открыт исгБЫЙ кл 10 чеВОЙтранзистор регистра,ИитсгрирОПНе ссрдсипки ряоот 210 т В ровч(ис цикличсскОГО ст)псиятОГО пс 1)с)сГичиБ(И)и. С ПРИХОДОМ Ка)КДОГО ВОЛЬТ-СЕКУНДООИ НУ(ьса ОНИ ПОСЛЕДСГ 2 ТСЛЬИО 1 РИИИМ 2 ОТ ДЕсять устойчивых состоянии; При приходе десятого вольт-секундного импульса возвращаютсяВ исхОДисе состоЯние, т. С....

Номер патента: 402944

Опубликовано: 01.01.1973

МПК: G11C 15/04

Метки: 402944

...приз4029443пака, истоки - ко входным шинам 51 - 58 другого признака, а стоки объединены по закону выбора хранимой иформации н подключснь 1 к выходам 54 - 55 матрицы.Предлагаемое ПАЗУ функционирует сле дующим образом.1.1 а входы дешифраторов 1, 2, , 1 б постуаот признаки Л Л 2 , Л 13 в виде двоичных чисел в параллельном коде. При этом дешифГ рированные сигналы а 1 а 2 а а где 1 - помер признака; 1 - номер электрода, соответствующий числовому зна 0 нрп 1 Лченшо; аг =., 1 ПОПар 1 при 1- Л,.но подаются на входы запоминаюших матриц 15 первой группы 17, 18, , 24. В результате этого на одном из выходов каждой матрицы появляется выходной сигнал Ь, являюшийся считываемым числом по ассоциации двух признаков и обобщенным признаком для за пом 11...

Номер патента: 408374

Опубликовано: 01.01.1973

Автор: Хавкин

МПК: G11C 15/04

Метки: ассоциативное, запоминающее, мдп-транзисторах

...к потенциалу шины нулевого потенциала, что определяется малыми выходными сопротивлениями транзисторов 7. В то же время на вход регистра 8 числа подается код числа и признак записи, В зависимости от введенной информации, на выходе регистра фиксируется потенциал, соответствующий логической 1 или О. В зависимости от этого открывается транзистор 9 или (через инвертор 10) - транзистор 11.При подаче на вход формирователей 12 записи-сравнения импульсной команды записи на их выходах появляется отрицательный импульс, который заряжает емкости шин 4 или 5 и открывает один из вентильных транзисторов 2 в каждом запоминающем элементе, При этом к одному входу триггера каждого запоминающего элемента 1 выбранного слова при 408374 ложен нулевой...

Номер патента: 378939

Опубликовано: 01.01.1973

Авторы: Паугурт, Пашин, Петров

МПК: G11C 15/04

Метки: использующих, параметрами, устройств, эффект, эха, ядерного

...антиферромагнитного) резонанса путеМ облучения рабочего вещества радио- или СВЧ-импульсами (импульсы накачки). При этом используется новое явление, заключаю щееся в том, что если в образце, например виттриевом феррите-гранате, возбудить с помощью нелинейного электронного резонанса параметрические спиновые волны в диапазоне 3 см, то происходит изменение времени ядер ной релаксации. Например, при превышениимощности накачки над порогом нестабильности спиновых волн на 10 - 15 дб происходит ускорение Т 2 для ядер Ре 5 т в 1000 и более раз.Это явление можно использовать для опера тивного стирания информации.В тот момент, когда необходимо изменитьскорость релаксации, на рабочее вещество подается импульс накачки. Его величина должна быть...

Номер патента: 538425

Опубликовано: 05.12.1976

Автор: Кабанов

МПК: G11C 15/04

Метки: ассоциативная, памяти, ячейка

...шинами 10 и 11. Коллекторы транзисторов 4 и 5 соединены с шинойассоциативной выборки 12, коллекторы транзисторов 6 и 7 - с базами транзисторов 1,2,4, и 5.При всех режимах напряжение на шине 8 равно О. В режиме хранения на шину 9 подается неболь бшое положительное напряжение порядка 0,4-0,8 В.При этом эмиттер транзистора 3 открыт и инжектирует ток в базы транзисторов 1 и 2. Так как базы иодни из коллекторов транзисторов 1 и 2 перекрестно связаны, то один из транзисторов открыт, а 16другой закрыт. Примем, что когда транзистор 1открыт, а транзистор 2 закрыт - в ячейке хранится"1", при противоположном состоянии транзисторов 1 и 2 - "0". На шину 12 подается положительноенапряжение, а на шины 10,11 - небольшое отри- фцательное...

Номер патента: 542243

Опубликовано: 05.01.1977

Автор: Барашенков

МПК: G11C 15/04

Метки: ассоциативный, запоминающий, мдп-транзисторах, элемент

...эткрывается транзистор записи 2 и заряжается конденсатор 4 в зависимости отзначения сигнала "0" или "1 ф, подаваемэгэна числовую шину 5 при нулевом потенциале шины опрэса 8 и шины считывания 6.В режиме считывания информации принулевэм потенциале на шине записи 7 подается импульс на шину эпроса 8, а затемимпульсом, подаваемым пэ шине считывания 6, открывается транзистор 1. 20В случае, если конденсатор 4 заряжен(хранит ф 1 ф), заряжается паразитный кэнденсатор 11, при незаряженнэм конденсаторе 4 (хранит "0") конденсатор 11 не заряжается, чем обуславливается дискриминадия сигнала на числэвой шине 5,При пэиске информации элемент работает следующим эбразэм.В режиме пэиска на числовую шину 5подается импульс, кэтэрый через транзистэр 1,...

Номер патента: 566269

Опубликовано: 25.07.1977

Авторы: Гурьев, Гурьева

МПК: G11C 15/04

Метки: ассоциативном, блок, запомиющем, многозначного, обнаружения, ответа, устройстве

...устанавлицается сигнал 0, а соотг. ношение крутизны транзистора опроса 8 и входных транзисторов 6 таково, что, когда открыт один входной транзисааор 6, то на затворе выходного транзистора устанавливается сигнал Г, а когда открыто несколько входных транзисторов 6 - то сигнал0.Устройство работает следующим образом. На затворе транзистора предварительного заряда 10 подается команда Заряд и происходит зарядпаразитного конденсатора 14. Затемна затворы входных транзисторов 6 по 3)входным шинам 1 подается сигнал ссоответствующих детекторов (в случаесовпадения подается открывающий уровень),после чего на затвор транзистора опроса 7 по шине 2 подается открывающий сигнал. Соотношение крутизнытранзисторов 7 и 6 выбрано таким образом, что при наличии...

Номер патента: 675452

Опубликовано: 25.07.1979

Авторы: Гурьев, Метрик

МПК: G11C 15/04

Метки: ассоциативный, запоминающий, элемент

...ассоциативного запоминающего 1 В режимах "запись" и "считывание"элемента.,-АЗЭ работает так же как известный АЗЭ,Ассоцйативный запоминающий элемент когда на адресную шину 8 подается отсодержит адрэсййе транзисторы 1, ключекрывающий потенциал, вследствие чеговые транзисторы 2, и нагрузочнйе транзио-., оба плеча триггера подключа 1 отся через,торы 3, триггер 4, индикаторные транзио" .Л открытйе адресные транзисторы 1 к разторы 5, транзистор 6 опросафямого йле-. рядным шинам 9 и 10ча, транзистор 7 опроса инверсного плеча, Панйый ассоциативный запоминающийадресную шину 8, прямую разрядную ши- элемент особенно эффективен при испольну 9, ийверсную разрядную шину 10, пер зовании в ассоциативном устройстве, ревую шину 11 сравнения,...

Номер патента: 708417

Опубликовано: 05.01.1980

Авторы: Булгаков, Еремин, Лементуев, Сонин

МПК: G11C 15/04

Метки: ассоциативный, запоминающий, мдп-транзисторах, элемент

...нулю.4 оЗапись информации в триггер осуществля. ется путем одновременной подачи логической единицы на шину 1; и на одну из разрядных пщн, в данном случае 16, Другая разрядная ши. яа 15 при этом имеет нулевой по,енциад, При 45 записи происходит одновременно заряд емкости узловой точки 22 через транзисторы 6 и 10 и разряд емкости точки 21 через транзисторы 5 и 9. Поскольку разряд емкости через МЛП. транзистор происходит значительно бьстрее, 50 чем заряд, транзистор 14 быстро запирается, а транзистор 13 только увеличивает скорость разряда емкости точки 21.При маскироьании слова шина 17 имеет нулевой потенциал, транзисторы 5 и 6 закрыты ы и состояние триггера не изменяется. При маски. ровании разряда эбе разрядныс шины 15 и 16 имеют нул ьой...

Номер патента: 739651

Опубликовано: 05.06.1980

Авторы: Алексеенко, Рувинский

МПК: G11C 15/04

Метки: логическая, матрица, программируемая

...слов подключены ксоответствующим шинам связи.На чертеже изображена схема предложенной матрицы,гоПрограммируемая логическая матрицасодержит матричный дешифратор 1, состоящий из входных шин 2, шин 3 связи,шины 4 нулевого потенциала и МОПтранзисторов 5, матричный формирователь 25слов 6, состоящий иэ разрядных шин 7,выходной шины 8 и МОП-транзисторов 9,и распределитель импульсов 10.Входные шины 2 пересекают о + 1шины связи 3, между которыми могутбыть расположены транзисторы. Перваяиз+ 1 шин является выходной шиной9 с нагрузочным транзистором 11, апоследняя . - шиной нулевого потенциала4.т разрядных шин 8 включены параллельно упомянутым входным шинам 2.Для упрощения чертежа приведенаматрица с потенциальным питанием, однако,. все...

Номер патента: 746729

Опубликовано: 05.07.1980

Авторы: Белоносов, Подольный, Ямный

МПК: G11C 15/04

Метки: выборки, информации, хранения

...генератором тока 6 так, что на истоке истокового повторителя, а соответственно на выходе 30устройства бьйо напряжение равно нулюнезависимо от напряжения на затворетранзистора Т 5 (это возможно при использовании полевого транзистора со встроенным каналом). Таким образом, навтором элементе хранения 7 накапливается сигнал, компенсирующий уход выходного уровня, При этом устраняется погрешность, .вйзванная смешениемвыходногоурОвня, так и коммутационная погрешность 40Перед подачей на устройство входногосигнала ключ 8 размыкается и на конденсаторе 7 запоминается потенциал, которыйпоступает на вход управляемого генератара тока 6 и не изменяется до окончания 45входного сигнапаа Выходной сигнал снимается с истока истокового повторителя 5.После...

Номер патента: 752480

Опубликовано: 30.07.1980

Авторы: Кибирев, Коняев, Наймарк

МПК: G11C 15/04

Метки: ассоциативный, запоминающий, моп-транзисторах, элемент

...первого 5 и второго 6 транзисторов элемента "Неравнозначность"соединены с шинами 13 и 14 стокис шиной 15, а истоки - со стоками 15третьего 7 и четвертого 8 транзисторов, истоки которых соединены с шиной 12, а затворы - соответственнос выходами триггера, затворы управляющих транзисторов 9 и 10 соединены щс шиной 16, а стоки - соответственнос выходами триггера. Анод фотодиода11 подключен к стоку транзистора 10,катод - к шине 12. Шина 17 соединенас затвором транзистора 3.Элемент работает следующим образом,Для предустановки триггера на разрядные шины 13 и 14 подаются напряжения, соответствующие парафазномукоду бита, который необходимо эапи- З 0сать в триггер по диэлектрическомуканалу. Затем на шину 16 подаетсяразрешающий сигнал и...

Номер патента: 780044

Опубликовано: 15.11.1980

Авторы: Гал, Куликов, Малютин

МПК: G11C 15/04

Метки: ассоциативный, запоминающий, элемент

...А, соответствующая "1",т.-е. в верхней части канала 1 прйсутствует домен. При проверке АЗЭ насоответствие "1" импульс тока опроса в В подается в проводник б, чтоприводит к зарождению домена в верхней части канала 2. Затем в направлении оси легкого намагничивания " прикладывается продвигающее магнит.ное поле источник этого поля начертеже не показан 3, которое вызы"вает рост доменОв вдоль каналов.При этом продвижение домена по каналу 2 к проводнику 10 будет запрещено элементом Запрет З,т.е. на " него поступает запрещающий домениз канала 1. Домен канала 1 такжене может достигнуть считывающегопроводника 10, поскольку из-за отсутствия импульса тока в проводнике7 закрыт участок 4 с двустороннейуправляемой проводимостью,...

Номер патента: 805412

Опубликовано: 15.02.1981

Автор: Барашенков

МПК: G11C 15/04

Метки: ассоциативный, запоминающийэлемент

...шине 2 при нулевом потенциале разрядной шины 1и шины б подготовки и высоком потенциале шины 5 опроса. Во второмтакте производится опрос состоянияконденсатора 13 переменной емкостиподачей импульса по шине 5 опросаи шине 6 подготовки при закрытомадресном транзисторе 8, и потенциалзатвора транзистора 10 подготовкиостается нулевым, выходной транзистор 11 закрыт,.обеспечивая отсутствие проводимости между шиной 450сравнения и шиной 5 опроса, чтосоответствует совпадению при поис-ке "0". при поиске "О". В режиме "1" в первом такте производится предварительный заряд конденсатора 12 через адресный транзистор 8, открытый управляющим сигналом по адресной шине 2 при высоком потенциале шины 1 и шины б подготовки и шине 5 опроса, Во втором такте...

Номер патента: 864338

Опубликовано: 15.09.1981

Авторы: Рувинский, Селютин

МПК: G11C 15/04

Метки: логическое, программируемое

...и первого и последнего иэ столбцов8 матрицы 2 подключены, соответственно, к одной иэ выходных шин5 или 6, а строки остальных каждых двухсоседних столбцов 8 подключены, соответственно, к одной из выходных шин6. В каждом иэ столбцов 7, кромепервого истоки МОП-транзисторов 3подключены к стокам МОП-транзисто ров 3 предыдущего столбца,Устройство работает следующим образом,На входные шины 9 матрицы 1 пос" тупает определенный набор двоичных сиг налов, который выбирает один иэ столбцов 7 МОП-транзисторов 3, т.е. запи рает все транзисторы этого столбца.Нагрузочные МОП-транзисторы 3, находясь в открытом состоянии, обеспечивают прохождение высокого потен циала отшины питания4 к одной иэвыходных шин 5. При этом связь указанной выходной шины с...

Номер патента: 868834

Опубликовано: 30.09.1981

Авторы: Коняев, Наймарк

МПК: G11C 15/04

Метки: ассоциативный, запоминающий, мдп-транзисторах, элемент

...Анод фотодиода подключен кстоку одного из управляющих транзисторов.5При переходе этого элемента из режима оптической эаниси к режиму запоминания коммутируется один иэ нагрузочных НДН"транзисторов, что приводитк несимметричной помехе через паразит- Оный конденсатор, образуемый затвороми стоком транзистора в плечах триггера и снижает фоточувствительность, аследовательно, и надежность элемента.Кроме того, элемент содержит большое число транзисторов, что увеличивает габариты,Цель изобретения - повышение надеж.ности и упрощение элемента,Поставленная цель достигается тем,что в ассоциативный запоминающий элемент на МДП-транзисторах, содержащийуправляющие транзисторы, истоки которых соединены с соответствующими разрядными шинами,...

Номер патента: 982092

Опубликовано: 15.12.1982

Авторы: Голованевская, Левин, Рувинский, Селютин

МПК: G11C 15/04

Метки: логическое, программируемое

...с адресным выходомрегистра 4, адресный вход регистра 4соединен с шиной б адреса, Разрядныевыходы регистра 3 и первые разрядные выходы регистра 4 через входныешины 7 и 8 соединены с затворами первой группы МОП-транзисторов 9 и 10в блоках 1 и 2 памяти соответственно. Вторые разрядные выходы регистра4 с помощью общих входных шин 11соединены с затворами второй группыМОП-транзисторов 12 и 13 в блокахи 2 памяти. Истоки и стоки МОПтранзисторов обеих групп подключенык выходным шинам 14.Устройство работает следующим образом.На адресный вход регистра 4 с шины 6 адреса последовательно поступает слово адреса, состоящее из двухчастей, Одновременно с этим происходит сдвиг регистра .4 и запись внего адреса. В процессе записи адреса в регистр 4 первая...

Номер патента: 1130900

Опубликовано: 23.12.1984

Авторы: Белоус, Вайнилович, Кондратюк, Попов

МПК: G11C 15/04

Метки: ассоциативный, запоминающий, элемент

...шиной чтения, база и коллектор разделительного транзистора подключены к второму эмиттеру первого многоэмиттерного переключающего транзистора, база второго переключающеготранзистора подключена к второмузмиттеру второго многоэмиттерногопереключающего транзистора, а коллектор подключен к шине выдачи результата чтения, третий эмиттер первого многоэмиттерного переключающеготранзистора соединен с шиной инверсных данных записи и сравнения, а третий эмиттер второго многоэмиттерногопереключающего транзистора - с шинойпрямых данных записи и сравнения.На чертеже изображена приципиальная схема ассоциативного запоминающего элемента,Ассоциативный запоминающий элемент содериит первый 1 и второй 12многоэмиттерные переключающие транзисторы, первый...

Номер патента: 1159066

Опубликовано: 30.05.1985

Авторы: Брезгунов, Плахтеев

МПК: G06K 7/00, G11C 15/04

Метки: логическая, матрица, программируемая

...блока сравнения ивькодаии третьего регистра, входыкоторого соединены с соответствующими горизонтальными шинами второйматрицы и входами второй группывходов блока сравнения, выход кото- .рого соединен с первым входом блокауправления, второй вход которогоявляется выходом сигнала ошибкипрограммируемой логической матрицы,третий выход. соединен с управляющими входами первого и четвертогорегистров, четвертый выход соединен с управляющим входом третьегорегистра, второй вход, блока управления соединен с управляющимвходои второго регистра и является сннхровходом программируемойлогической матрицы, третий входсоединен с установочными входамирегистров и е управляющими входамикоимутаторов и является управляющимвходом програимируемой логической....

Номер патента: 1257702

Опубликовано: 15.09.1986

Авторы: Брезгунов, Долгов, Плахтеев, Приходько

МПК: G06F 7/00, G11C 15/04

Метки: логическое, программируемое

...происходит перезапись в регистр 5 входной информации и устанавливаются в ноль регистры 28,28 блока 15,На конкретном примере рассмотримфункционирование устройства с х, =3,1" =3,=4 и порогом декодированияМ=2. +1, (где 1. = 1) при воэникнове) 1 О нии отказов.Пусть реализуются следующие функ ции 0001 1110 0011 1100 0111 1000 0111 1011 1100 0011 11010110 1001 1110 1001 1110 0111 1001 01001011 1100 0011 1201 1010 1101 1110 0011 1000 0111 1001 0110 101 1100 1011 1101 0110 В режиме настройки на вход 3 поступает единичный сигнал. При этом в(2 х + Р ) разрядный регистр 10 вводится настроечная информация с входа 2 под воздейсгвием сигналов син -хронизации на входе 4. Коммутаторы7 - ,7 д,одключают (в режименастройки) выходы регистра 5 к вхо 3дам...

Номер патента: 1635217

Опубликовано: 15.03.1991

Авторы: Горский, Коваленко, Мироненко

МПК: G11C 15/04

Метки: динамическая, логическая, матрица, программируемая

...транзисторов 30 и 31 к входам 16 и 20соответственно. Работа ПЛМ начинается с подачивысокого уровня на вход 3 и низкого,уровня на вход 4. При этом транзисторы 29 блока 8 закрываютсяВысокийуровень сохраняется только на тех выходах 16 блока 8, которые реализуют вэтот момент функцию И входных сигналов, На выходах 16 блока 8, которыене реализуют в данный момент функциюИ, происходит разряд до низкого уровня через транзисторы 30,После завершения разряда выходов 16 блока 8 через транзисторы 30подается высокий уровень на вход 5 инизкий - на вход 6 и начинается срабатывание элементов 10 и блока 9.Транзистор 11 открывается, а транзисторы 27 элементов 10 закрываются,Транзисторы 26 и 28 элементов 10работают как инвертор, поэтому навыходах 18...

Номер патента: 1642525

Опубликовано: 15.04.1991

Авторы: Горин, Машненков

МПК: G11C 15/00, G11C 15/04

Метки: запоминающий, логической, матрицы, многофункциональный, модуль

...кроме входов 16, 17, на которые нужно подать код "01" или "10" в зависимости от того, слева или справа ведется запись информации в матрицу,Считывание происходит следующим образом.Информация с триггеров 1 данной строки матрицы проходит через все расположенные выше запоминающие элементы нэ выходы 22 верхней строки матрицы, Управляющие коды: входы 16, 17 - "11", входы 8, 9, 10, 18 - "0", входы 20 - "0000". На вход 19 считываемой строки подается код "1", на входы 19 остальных строк - код "0". Если нужно считать всю информацию, записанную в матрице, то ее можно считывать пословно с выходов22 верхней строки матрицы, каждый раз сдвигая информацию на одно слово вверх,Многофункциональный элемент выполняет операции над переменными А, В и С,...

Номер патента: 1704165

Опубликовано: 07.01.1992

Авторы: Иванов, Кошелев

МПК: G11C 15/04

Метки: аналоговых, кодов, сигналов, считывания

...выжиганием предварительно записывают коды телефонных сигналов, например акустических телефонных сигналов "Номер выключен", "Комер изменен", "Номер не задействован", "Номер недоступен", "С вашего аппарата данным видом связи пользоваться нельзя".Устройство содержит также многоступенчатый делитель 8 частоты, один из выходов которого соединен с его управляющим входом и подключен к первому входу элемента И 2. делитель 9 частоты на два, преобразователь 10 параллельного кода в последовательный и дешифратор 11. Делитель 9 частоты на два подсоединен входом к входной шине 6 тактовых импульсов и соединен выходом с вторым входом элемента И 2, Преобразователь 10 параллельного кода в последовательный включен между выходами блоков 4 постоячной памяти и...