Ячейка памяти для озу с энергонезависимым хранением информации (ее варианты)

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 19) (11) 11 С 11 40 етс о ти,н ыход котоодом элеменорой входоединен орого ключа ен с вторым ходо го соедоператресноговходом ои памяти ормировател рвого ключа ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ(54) ЯЧЕЙКА ПАМЯТИ ДЛЯ ОЗУ С ЭНЕРГОНЕЗАВИСИМЫМ ХРАНЕНИЕМ ИНФОРМАЦИИ(57) 1, Ячейка памяти для ОЗУ сэнергонезависимым хранением информации, содержащая адресный формирова- б тель, первый вход которого являадресным входом ячейки, а выходсоединен с первым входом элементаоперативной памяти, элементы энергнезависимой памяти, первый вход каждого из которых является управляющим входом ячейки, о т л и ч а ю -щ а я с я тем, что, с целью повыщения информационной емкости, онасодержит первый и второй ключи, прчем вход первого ключа являетсячисловым входом ячейки а выход содинен с вторым входом каждого изэлементов энергонезависимой памявыход каждого из которых соедине11612, Ячейка памяти для ОЗУ с энер гонезависимым хранением информации, содержащая адресный формирователь, первый вход которого является адресным входом ячейки, а выход соединен с первым входом элемента оперативной памяти, элементы энергонезависимой памяти, первый вход каждого из которых является управляющим входом ячейки, о т л и ч а ю щ а я с я тем, что, с целью повышения информационной емкости, она содержит первый и второй ключи, причем вход первого ключа является числовым входом ячейки, а выход соединен с вторым входом каждого из элементов энергонезависимой памяти, выход каждого из которых соединен с входом второго ключа, выход которого соединен с вторым входом элемента оперативной памяти, второй вход адресного Формирователя соединен с выходом первого ключа.3. Ячейка памяти для ОЗУ с энергонезависимым хранением инфорации, содержащая адресный формирователь, первый вход. которого является адресным входом ячейки, а выход соединен с первым входом элемента оперативной памяти и с выходом каждого из элемен-, тов энергонезависимой памяти, первый вход каждого из которых является управляющим входом ячейки, о т л и - ч а ю щ а я с я тем, что, с целью повышения информационной емкости, она содержит ключ, вход которого является числовым входом ячейки, а вы" ход соединен с вторым входом каждого из элементов энергозависимой памяти, второй входадресного формирователя подключен к числовому входу ключа. 9894, Ячейка памяти для ОЗУ с энергонезависимым хранением информации, содержащая адресный формирователь, первый вход которого является адресным входом ячейки, а выход соединен с первым входом элемента оперативной памяти и с выходом каждого из элементов энергонезависимой памяти, первый вход каждого из которых является управляющим входом ячейки, о т л и - ч а ю щ а я с я тем, что, с целью повышения информационной емкости, она содержит ключ, вход которого является числовым входом ячейки, а выход соединен с вторым входом каждого из элементов энергонезависимой памяти, второй вход адресного формирователя подключен к числовому выходу ключа. 5. Ячейка памяти для ОЗУ с энергонезависимым хранением информации, содержащая адресный формирователь записи, адресный формирователь считывания, входы которых соединены с числовой шиной, а выходы соединены соответственно с первым и вторым входами элемента оперативной памяти, элементы энергонезависимой памяти, первый вход каждого из которых является управляющим входом ячейки, о т л и - ч а ю ц 1 а я с я тем, что, с целью повышения информационной емкости, она содержит ключ, выход которого . соединен с выходом адресного формирователя записи, а вход соединен с выходом каждого из элементов энергонезависимой памяти, второй вход каждого из которых соединен с выходом адресного формирователя считьва - ния.Изобретение относится к вычислительной технике и может быть использовано для создания интегральных схем (ИС) энергонезависимых оперативйых запоминающих устройств (ЭОЗУ) большой информационной емкости, способных сохранять информацию после отключения питания, запоминать промежуточную информацию ОЗУ или же содержать энергонезависимую электрически сменяемую подпрограмму, например, в микропроцессорных и других системах.5 Известны конструкции накопителейОЗУ на МДП-транзисторах, снабженные системой долговременного хранения информации на случай аварийного отключения источников питания. ОбычЗО Наиболее близкой к предлагаемой является ячейка памяти, содержащая адресный формирователь, элемент оперативной памяти и элемент энергоне-зависимой памяти, состоящий из тран зистора с "плавающим" затвором, двух вспомогательных транзисторов и четы- . рех конденсаторов, вмонтированных в сам элемент оперативной памяти, представляющий собой четырехтранзис торную триггерную структуру. Ячейка памяти, кроме того, содержит шину питания, три шины выборки адреса,но они строятся на основе триггернойячейки памяти ОЗУ с добавлением элемнтов ППЗУ типа МНОП-транзисторовили структур с плавающим затвором.Известна ячейка памяти, котораяв качестве элементов долговременного хранения одного бита информациииспользует два МНОП в транзисто,подключенных в качестве адресныхтранзисторов ячейки памяти с обычнойтриггерной структурой запоминающегоэлемента 1 .Суц 1 ественным недостатком этойсхемы является то, что после записиинформации в долговременную памятьсхема перестает работать как ОЗУ довосстановления исходного состоянияМНОП-транзисторов, которые к томуже обладают ограниченным числом цик.лов считывания,20Известна ячейка памяти, в которой задействованы также по дваМНОП-транзистора на хранение одногобита информации 21 .Однако она обладает большим количеством активных элементов и шин(по крайней мере 11 транзисторов и8 .шин на ячейку), исключающим возможность построения накопителя большойинформационной емкости.Известно также устройство с несколько меньшим количеством компонентов,где в триггерную структуру включенодин элемент ППЗУ с плавающим затвором 31.Однако этот элемент постоянно на- З 5ходится под напряжением при работеОЗУ и быстро растрачивает свой ресурс долговременного хранения. Кроме того, в этой схеме требуются высокие пробивные напряжения о -11-перев 4 Оходов и высокие величины напряженийсмыкания транзисторов, что сильноограничивает плотность упаковки интегральной схемы.45 земляную, две разрядные и программируюцую шины 43Кроме большого числа компонентови внутренних межсоединений, ограничивающих возможность повышения информационной емкости ЭОЗУ в интегральномисполнении, данный подход технологически очень сложен (три уровняполикремния со спецификой межслойнойизоляции) и не имеет хорошей воспроизводимости параметров.Целью изобретения является повышение информационной емкости ячейкипамяти,Поставленная цель достигаетсятем, что ячейка памяти для ОЗУ сэнергонезависимым хранением информации, содержащая адресный формирователь, первый вход которого являетсяадресным входом ячейки, а выход соединен с первым входом элемента оперативной памяти, элементы энергонезависимой памяти, первый вход каждого из которых являеТся управляющимвходом ячейки, дополнительно содержит первый и второй ключи, причемвход первого ключа является числовымвходом ячейки, а выход соединен свторым входом каждого из элементовэнергонезависимой памяти, выход каждого из которых соединен с входомвторого ключа, выход которого соединен с вторым входом элемента оперативной памяти, второй вход адресного формирователя соединен с входомперво.о ключа.Устройство по второму вариантудополнительно содержит первый и второй ключи, причем вход первого ключа является числовым входом ячейки,а выход соединен с вторым входомкаждого из элементов энергонезависимойпамяти, выход каждого из которыхсоединен с входом второго ключа,выход которого соединен с вторымвходом элемента оперативной памяти,второй вход адресного формирователясоединен с выходом первого ключа,Устройство по третьему вариантудополнительно содержит ключ, входкоторого является Числовым входомячейки, а выход соединен с вторымвходом каждого иэ элементов энергонезависимой памяти, второй вход адресного формирователя подключен кчисловому входу ключа.Устройство по четвертому вариантудополнительно содержит ключ, входкоторого является числовым входомячейки, а выход соединен с вторымвходом каждого из элементов энергонезависимой памяти, второй входадресного форьмрователя подключенк числовому выходу ключа,Устройство по пятому вариантудополнительно содержит ключ, выходкоторого соединен с выходом адресного формирователя записи, а входсоединен с выходом каждого из элементов энергонезависимой памяти,второй вход каждого из которыхсоединен с выходом адресного формирователя считывания.Ключевые элементы могут быть выполнены в виде ИДП.-транзисторов,затворы которых подключены или кодной общей, или к двум различнымуправляющим шинам, а элементы энергонезависимой памяти могут быть реализованы спомощью одного двухпорогового ИДП-элемента, напримерИНОП-транзистора, или группы параллельно соединенных двухпороговых элементов, затворы которых подключенык програмьщрующим шинам,В качестве элемента оперативной .памяти может быть применен любой изизвестных вариантов, используемыйв динамических, статических иликвазистатических ячейках памяти ОЗУ,вплоть до самого простого из них -ИДП-емкости. Необходимо только соблюсти следующее приближенное соотношение:Сз прс 1,1-2) В где С, - емкость затвора ИНОП-транзистора;С - емкость узла хранения поутенциала,"- напряжение программирования,Конструкция адресного формирователи, используемого как для записи,так и для считывания, может иметьили отдельные транзисторы записи исчитывания информации, или в простейшем случае один общий ИДП-транзистор, выполняющий обе функции,На фиг. 1 представлены ячейкипамяти по первому и второму вариантамф на фиг. 2 - то же, принциниальная электрическая схема на фиг. 3 -предлагаемая ячейка по третьему ичетвертому вариантам на фиг. 4 -то же, электрическая схема; нафиг. 5 " устройство по пятому ва 510 рианту; на фиг6 - то же, электрическая схема.Первый и второй варианты (фиг. 1) содержат элемент оперативной памяти, адресный формирователь 2 и дополнительную цепь записи, состоящую из последовательно соединенных первого ключевого элемента 3, элементов энергонезависимой памяти 4 и второго ключевого элемента 5. При этом входэлемента 3 подключен к числовой шине 6, выход элемента 5 соединен с узлом хранения потенциала 1, а вход Формирователя 2 подключен или к шине 6 15 (фиг. 1 а), или к выходу элемента 3(Фиг. 15).На фиг, 2 представлены примерыконкретной реализации первого и второго вариантов, например, на и -кауО нальных ИДП-транзисторах с использованием статического (Фиг. 2 о) дляпотребителя и динамического (фиг. 26)элементов оперативной памяти. В первом случае элемент 1 содержит запомид нающий транзистор 7, сток которогоподключен к шине питания Е, истокк стоку управляющего транзистора 8,имеющему емкостную связь с тактовойшиной 9, а затвор - к истоку управляющего транзистора 8 и затвору транзистора считывания 10, сток которогоподключен к шине питания Е. Адресный формирователь 2 состоит из транзисторов записи 11 и считывания 12,которые подключены к элементу, оперативной памяти 1, а также к числовыми адресным шинам так, как показанона фиг, 2 а,Блоки 1 и 2 составляют ячейку памяти ОЗУ, принцип хранения и обработки оперативной информации в которойзаключается в следующем. ИнФормациязаносится через адресный транзисторзаписи 11 на затвор запоминающеготранзистора 7 (т,е. в узел Х хранения потенциала 1) в виде некоторогопотенциалац 1 (логическая единица)или нулевого потенциала цо(логический, ноль) и хранится на указанномзатворе с помощью тактового напряжения 01, поступающего на тактовуюшину 9Считывание информации производится через транзисторы 10 и 12 влюбой момент времени независимо оттактового напряжения Ог .Для выполнения функций энергонезависимого хранения информации в ячейке памяти ОЗУ имеется цепь записи,состоящая из последовательно соединенных двух ключевых транзисторов3 и 5 и двухпорогового элемента,например, МНОП-транзистора 4 (фиг.2 а).Вход данной цепи подключен к разрядной шине 6, а выход - к узлу Х хранения потенциала 1. 1 О Данная ячейка способна выполнятьследующие функции.1. Работать в качестве ячейкипамяти ОЗУ без каких бы то ни былоограничений, присущих энергонезависимой памяти, поскольку элементыэнергонезависимого хранения информации вынесены за пределы узлов оперативной обработки данных и не влияет на выполнение последними своихисходных функций,2, Персносить информацию из элемента оперативной памяти в элементэнергонезависимой памяти. Для этогона затвор транзистора 5 подаютнапряжение, превышающее на 1-2 В.величину его порогового напряжения(тот же результат достигается безподачи напряжения, если ключевойтранзистор 5 выполнен со встроеннымканалом), и возбуждают напряжением20-25 в затвор МНОП-транзистора.Если элемент 1 хранит логическийноль, т.е. близкий к нулю потенциал,30то ключевой транзистор 5 будетоткрыт и при нужном соотношенииемкостей узла Х хранения потенциалаи затвор МНОП-транзистора областьканала МНОП-транзистора приобретет Ипотенциал, не превышающий 1-2 В.В результате, поскольку практическивсе затворное напряжение МНОП-транзистора падает на его подзатворномдиэлектрике, МНОП-транзистор приоб фретет второе по отношению к исходному логическое состояние с высокимуровнем порогового напряжения, например, 8 В. Если же элемент 1 хранит логическую единицу, т.е. потен- фЕциал, превышающий 2 В, то транзистор5 закрыт и практически все напряжение, приложенное к затвору МНОП-транзистора 4, падает в подложке на области пространственного заряда,ММНОП-транзистор сохраняет свое ис;ходное состояние с низким, например .1 В, уровнем порогового напряжения.3. Осуществлять обратный переводинформации из энергонезависимой памяти в оперативную, т.е. производитьобратную запись, Для этого вначалечерез основной адресный формирователь записи, т.е. транзистор 11, обнуляют узел Х хранения потенциала1, затемзаряжают шину 6 и затворытранзисторов 3-5 до напряжения порядка 5 В, При этом если МНОП-транзистор 4 находится в первом логическомсостоянии (с исходным нороговым напряжением 1 В), то он, как и ключевыетранзисторы, открыт и в элемент оперативной памяти записывается логическая единица, если же МНОП-транзистор находится во втором логическом:состоянии, то элемент 1 сохраняетсвой логический ноль.Следует подчеркнуть, что при обратной записи информация, записаннаяранее в МНОП-транзистор, не инвертируется,4. Производить стирание долговременной информации. Для этого на затвор МНОП-транзистора подают относительно подложки то же напряжение20-25 В, что и при записи, но другойполярности,5, Работать в качестве ячейки памяти электрически репрограммируемогополупостоянного запоминающего устройства (ППЗУ), При этом ППЗУ приобретает важное преимущество по сравнению с классическим ППЗУ: время. егопрограммирования уменьшается востолько раз, какова информационнаяемкость ППЗУ. Например, для емкости16 Кбит х 1 запись производится быстрее в 1,6 10 раз. Это становитсяФвозможным, поскольку все МНОП-транзисторы накогителя могут программироваться одновременно.Таким образом, опгсанная ячейкапамяти пригодна для построения накопителя, способного выполнять целыйряд функций: работать в составе ОЗУи/или ППЗУ, сохранять информациюОЗУ после отключения питания, запоминать промежуточную информацию ОЗУ,содержать энергонезависимую электрически сменяемую подпрограмму и др.%.Дальнейшее удобство накопителя ЭОЗУ обеспечивает использование в ячей-, ке вместо одного МНОП-транзистора, как показано на фиг. 2 а, группы параллельно соединенных МНОП-транзисторов (или группы дополнительных цепей записи), затворы которых подключены к различным программирующим шинам. Тогда каждый из них может хранить независимо друг от друга информацию, и появляется возможность орга 1 б 1989низовать работу накопителя, например,таким образом, чтобы одна группуИНОП-транзисторов была в резерве наслучай аварийного отключения питаниядля сохранения информации ОЗУ, а вторая и остальные - для выполнениядругих перечисленных функций долговременной памяти,Если затворы ключевых транзисторов 3 и 5 подключить к управляющимшинам, обеспечивающим в накопителеадресацию каждой ячейки памяти, например, так, как показано на фиг, 2 а,то возможно избирательное программирование энергонезависимой памяти иобратной записи в произвольно выбранной ячейке накопителя. При этомвозможно существенное повышение(практически до бесконечности) числациклов обратной записи, если в качестве двух устойчивых состоянийэлемента 4 энергонезависимой памятииспольэовать состояния со встроенным и индуцированным каналом элемента, а обратную запись производить 25при нулевом потенциале на его затворе.Ячейка ЭОЗУ может также базироваться на динамическом элементе оперативной памяти, например, на ем" З 0кости (фиг. 2 Б). В таком исполнениисхема ячейки имеет минимальное чис-ло активных компонентов и шин, т.е.пригодна для создания ИС ЭОЗУ большйх информационных емкостей (порядка 10 бит), но она обладает существенным недостатком: программирование долговременной памяти нельзя производить во время регенерации оперативной информации на запоминающей емкости. С этой точки зрения предпочтительнее применять статические и квазиВтатические ячейки памяти ОЗУ,а для уменьшения числа компонентов схемы и снижения количества шин целесообразно использовать в качестве ключевых элементов в дополнительной цепи записи те транзисторы, .которые входят в состав элемента оперативной памяти и адресного формирователя записи-считывания и могут принять на себя дополнительные функции.В частности, таким вариантом является ячейка памяти по фиг. 3, в которой в качестве второго ключевого элемента 5 использован аналогичный элемент, входящий в состав элемента 1, например управляющий транзистор 8 из описанной выше ячейки по фиг. 2 п, Тогда ячейка может быть упрощена количественно до пяти транзисторов и пяти шин (см. фиг. 4), но благодаря исключению транзисторов считывания 10 и 12 становится квази- статической.По аналогичному же принципу может быть упрощена и ячейка памяти, содеп-, жащая отдельно адресный формирователь записи и адресный формирователь считывания. Здесь целесообразно адресный формирователь считывания 2 одновременно использовать и в качестве первого ключевого элемента При этом, если адресный узел записи соединен непосредственно с узлом Х хранения потенциала 1, то необходимо ввести ключевой элемент 5 между выходами элемента 3 и элементы 4 энергонезависимой памяти (см. фиг.5и 6). Техника-экономическое преимущество предлагаемой ячейки памяти заключается в повышении быстродействия .за счет исключения затрат времени на регенерацию.Тираж Госуда делам и Москва,Эаказ 39 и открыти кая наб 4/5 филиал ППП "Патент", г. Ужгород, ул. Проектная,53 ВНИИПИ и 113035, ственного обретений -35, Рауш