Устройство для формирования кода адреса

9) (11)4(5) О 1 С 8/00 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙгОПИСАНИЕ ИЗОБРЕТЕНИЯН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Одуло В.Д. и др. Полупроводниковая буферная память системы отображения алфавитно-цифровой информации. - "Вопросы радиоэлектроники", сер, ЭВТ, 195, вып. 12.Трофимов Ю.А. и др. Блок электронной памяти телеграфного аппарата ТРА- "Техника средств связи", сер . ТПС, 1980 вып . 7(15), с. 55-61. (54)(57) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ КОДА АДРЕСА, содержащее счетчик адреса, выходы которого являются одной группой адресных входов устройства, два элемента И, элемент ИЛИ и счетчик записи, выходы которого соединены с входами группы первого элемента И, один вход счетчика адреса и первые входы первого и второго элементов И с- являются тактовым входом устройства, выход второго элемента И соединен с одним входом элемента ИЛИ, выход которого соединен с одним входом счетчика записи, вторые входы первого и второго элементов И и элемента ИЛИ являются соответственно третьим, пер-, вым и вторым управляющими входами устройства, другие входы счетчиков адреса и записи являются установочным входом устройства, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия устройства, в него введены дополнительный счетчик . адреса, выходы которого являются другой группой адресных выходов уст- З ройства, и третий элемент И, входы которого соединены с выходами счетчика адреса и первого элемента И, а выход - с одним входом дополнительного счетчика, адреса, другой вход которого соединен с другим входом счетчика адреса. Феей163355 Составитель А.ДерюгинТехред Т.Маточка Корректор М.Демчик Редактор В,Петраш Заказ 4105/49 Тираж 584 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д, 4/5 Филиал ППП "Патент", г, Ужгород, ул. Проектная, 4 Изобретение относится к вычислительной технике и может быть использовано в системах хранения и передачи информации, в частности в электронных телеграфных аппаратах. 5Цель изобретения - повышение быстродействия устройства.На чертеже приведена схема устройства,Устройство содержит счетчик 1 адреса,первый 2 и второй 3 элементыИ, элемент ИЛИ 4, счетчик 5 записи,дополнительный счетчик 6 адреса, третий элемент И 7, тактовый вход 8,первый 9, второй 1 О и третий 11 управляющие входы, установочный вход12, одну 13 и другую 14 группы адресных входов, на которых формируются старшие и младшие разряды кода адреса соответственно. На выходе 2015 первого элемента И 2 формирует-.,ся сигнал обращения к запоминающему устройству 1,ЗУ) по адресу, установленному на выходах 13 и 14. Счетчики 1 и 5 имеют одинаковый коэффициент пересчета, равный и.Устройство позволяет формироватьтри вида последовательностей адресов обращения к ЗУ: номинальную,прикоторой каждый последующий адресна едйницу больше предыдущего, с опережением и с отставанйем.Устройство работает следующим образом,Сигналом на установочном входеустройство приводится в исходное35состояние, т.е. счетчики 1, 5 и 6обнуляются. На управляющих входах9-11 в исходном состоянии код 101.Входной сигнал обращения 1 нулевойуровень) поступает на первый управляющий вход 9 и запрещает прохождение одного тактового импульса навход счетчика 5 записи. При этом значение кода в счетчике 5 записи наединицу меньше, чем в счетчике 1 адреса, и обращение к ЗУ, которое происходит по сигналу на выходе 15, появляющемуся при нулевом состояниисчетчика записи 5, выполняется по первому адресу. При следующем обращениинулевым сигналом на входе 9 запре 3 щается поступление на вход счетчика 5 записи еще одного тактового сигнала. Значение кода в счетчике 1 адреса при этом на два больше, чем в счетчике 5 записи,и обращение производится по второму адресу и т.д. После Итаких обращений в счетчике 1 адреса устанавливается код 111, поэтому при очередном обращении вырабатывается сигнал на выходе третьего элемента И 7, устанавливающий в состояние "единица" дополнительный,счетчик 6 адреса. При этом обращение производится по адресу 11, следующее - по адресу 11+1 и т.д. Очевидно, что сигналы обращения на входе 9 должны действовать не чаще чем один раз за Л тактов.Для формирования последовательности адресов с опережением на первый управляющий вход 9 подается нулевой сигнал, запрещающий поступление тактового сигнала на вход счетчика 5. записи, а на третий управляющий вход- нулевой сигнал запрещающий выработку сигнала обращения к ЗУ на выходе 15, При этом следующее обращение выполняется по адресу на два большему, чем предыдущее.Для формирования последовательности адресов с отставанием на второй управляющий вход в промежутке между тактовыми сигналами подаются один или несколько импульсов, изменяющих код в счетчике 5 записи, так что опережение кода счетчика 1 адреса по отношению к коду счетчика 5 записи уменьшается соответственно на одну или несколько единиц в пределах О .