Плахтеев

Номер патента: 1534368

Опубликовано: 07.01.1990

Авторы: Денисенко, Плахтеев

МПК: G01N 3/00

Метки: грунтов, проб, уплотнения

...24., закрепляют и)ижимОм 25 до зя)целкивяния фикса.тора 26 и Включают "стройство в работу.Г 1 ри вкл оченни устрсйства Включаетсяэлектропривод 8 в направлении, обеспечивающем Г)пс)Яне пла"формы,. Г 1, этом электропривод 8 поиводит хоОНОЙ винт .7 во Впа)пение, ко горое гай .Ой )6 преобр;.- .),Сся ц:)ос)упяс,:): д,":,Пцс:., ГЪ)рмы 7, Орие) ) рГ",е япряя)я)ОП)им пазом 13 стОБЯ ),-. О)",с)анне ц.)ат ч)Ор)5 ы 7 Г)1:од),);я". с. до Г. )н: пока порп)ец), 3 ц )яжет Я Грцт ц .Птор.ка 2; с ) е,)е);е )ет ц с)сватментами 20 и 21, )1 этотОме) )ятчик 9 контро,)я Г)оло:ация )злятп орх.ь срабатывает отключает з.и ктропривод 8 И ВКЛ)оняЕТ СОПЕИОИ) 6 И ГС )ОКСР Т ,)у каринка.Соленоид 6 втягивает удя;)цик 5 ц держ;Вает его ог)реде.)еццое вр-;я .:Гцит...

Номер патента: 1257702

Опубликовано: 15.09.1986

Авторы: Брезгунов, Долгов, Плахтеев, Приходько

МПК: G06F 7/00, G11C 15/04

Метки: логическое, программируемое

...происходит перезапись в регистр 5 входной информации и устанавливаются в ноль регистры 28,28 блока 15,На конкретном примере рассмотримфункционирование устройства с х, =3,1" =3,=4 и порогом декодированияМ=2. +1, (где 1. = 1) при воэникнове) 1 О нии отказов.Пусть реализуются следующие функ ции 0001 1110 0011 1100 0111 1000 0111 1011 1100 0011 11010110 1001 1110 1001 1110 0111 1001 01001011 1100 0011 1201 1010 1101 1110 0011 1000 0111 1001 0110 101 1100 1011 1101 0110 В режиме настройки на вход 3 поступает единичный сигнал. При этом в(2 х + Р ) разрядный регистр 10 вводится настроечная информация с входа 2 под воздейсгвием сигналов син -хронизации на входе 4. Коммутаторы7 - ,7 д,одключают (в режименастройки) выходы регистра 5 к вхо 3дам...

Номер патента: 1159066

Опубликовано: 30.05.1985

Авторы: Брезгунов, Плахтеев

МПК: G06K 7/00, G11C 15/04

Метки: логическая, матрица, программируемая

...блока сравнения ивькодаии третьего регистра, входыкоторого соединены с соответствующими горизонтальными шинами второйматрицы и входами второй группывходов блока сравнения, выход кото- .рого соединен с первым входом блокауправления, второй вход которогоявляется выходом сигнала ошибкипрограммируемой логической матрицы,третий выход. соединен с управляющими входами первого и четвертогорегистров, четвертый выход соединен с управляющим входом третьегорегистра, второй вход, блока управления соединен с управляющимвходои второго регистра и является сннхровходом программируемойлогической матрицы, третий входсоединен с установочными входамирегистров и е управляющими входамикоимутаторов и является управляющимвходом програимируемой логической....

Номер патента: 1078432

Опубликовано: 07.03.1984

Авторы: Курносов, Плахтеев, Свистельников, Сергеев

МПК: G06F 17/27

Метки: выражений, интерпретации, программирования, языков

...вход соединен с выходом -го регистра операций,вход синхронизации которого соединен с выходом второго блока элементов И, информационный вход соединен с входом операций устройства, выход первого блока элементов И соединен с входом синхронизации щ -го регистра операндов, выход первогэ регистра опе рандов соединен с первым входом четвертого блока элементов И, второй вход которого подключен к выходу второго дешифратора, выход 1-го ( 1 = 2,)регистра операндов соединен с первыми входами (2+ 1)-го и (2Ф 2)-го блоков элементов И, вторые входы которых соединены с выходом второго дешифратора, выход второго дешифратора соединен с первым входом (2 6 + 3)-гэ блока элементов И, второй вход которэгэ подключен к выходу (+ 1)-го регистра операндов,...

Номер патента: 1038944

Опубликовано: 30.08.1983

Авторы: Благодарный, Захаренко, Плахтеев, Тимонькин, Ткаченко, Харченко

МПК: G06F 11/00, G06F 9/22

Метки: контролем, микропрограммное

...7.2 кода модификации адреса, полем 8,1первой метки, полем 8,2 второй метки, первую группу 9 элементов И,вторую группу 1 О элементов И, третью группу 11 элементов И, второйэлемент И 1.2, буферный регистр 13,элемент ИЛИ 14, четвертый элемент15 задержки, гежератор 16 тактовыхимпульсов, первый элемент И 17,первый элемент 18 задержки, третииэлемент И 19, группу 20 выходовмикроопераций, первую группу 2 1 входов, вторую группу 22 входов, четвертый элемент И 23, третий элемент24 задержки, счетчик 25, дешифратор26, коммутатор 27, регистр 28 кодапроверяемого участка микрокоманды,схему 29 сравнения, первый выход 30устройства, а также второй элемент 3задержки,50На фиг. 2 обозначены входы первойгруппы 32 входов, первый 33 и второй 34 входы блока, 1...

Номер патента: 1030801

Опубликовано: 23.07.1983

Авторы: Благодарный, Плахтеев, Тимонькин, Ткаченко, Харченко

МПК: G06F 11/00, G06F 9/22

Метки: микропрограммное

...им связей позволяетпередавать в регистр адреса адрес очередной микрокоманды либо с входомкода операции устройства, либо с вы"ходом блока формирования адреса.Введение второго коммутатора иобусловленных им связей позволяетпередавать в буферный регистр код ад реса либо с блока Формирования адре"са, либо с блока ассоциативной памяти,Введение третьего коммутатора иобусловленных им связей позволяетпередавать адрес очередной микрокоманды на вход блока памяти адресныхмикрокоманд либо с регистра адреса,либо с Ьуферного регистра.Введение второго элемента задержки и обусловленных им связей позволя"ет задерживать тактовый импульс навремя считывания микрокоманды из блока памяти микрокоманд и проверки сигналов микроопераций в...

Номер патента: 1027726

Опубликовано: 07.07.1983

Авторы: Благодарный, Плахтеев, Самарский, Тимонькин, Ткаченко, Харченко

МПК: G06F 11/00, G06F 9/22

Метки: микропрограммное

...выход которого соединен с вторым входом, третьего элемента И, выход третьего элемента И соединен с управляющим входом ассоциативного блока памяти, выход третьего элемента ИЛИ соединен с нулевым входом регистра кода времени, выходы регистра кода времени соединены с входами четвертого элемента ИЛИ, выход которого церез30 первый одновибратор соединен с прямым входом четвертого элемента И, выход четвертого элемента И соединен с управляющими входами третьего блока Элементов И, выходы которого соедине- З 5 ны с первыми входами блока элементов ИЛИ, выход второго одновибратора соединен с вторым входом блока элементов ИЛИ, выходы блока элементов ИЛИ соединены с единичными вхо О .дами счетчика времени, второй выход блока контроля соединен с...

Номер патента: 1024920

Опубликовано: 23.06.1983

Авторы: Барбаш, Петунин, Плахтеев, Тимонькин, Ткаченко, Харченко

МПК: G06F 11/00, G06F 9/22

Метки: микропрограммное

...регистра логических условий соединен с вто" рым входом второго сумматора по иоду" лю два, выход которого соединен с .т вторым входом второго блока элемен" тов И, выход второго блока элементов И соединен с вторым информационным входом накапливающего сумматора, пятый выход регистра микрокоманд соеди" нен с вторым входом первого элемента10 И, третьим входом четвертого блока элементов И, третьим входом третьего блока элементов И, входом первого элемента НЕ и вторым входом третьего элемента И, шестой выход регистра 13 микрокоманд "соединен с вторым входом третьего элемента ИЛИ, третий вход устройства соединен с вторым входом второго элемента И.Сущность изобретения состоит в 20 уменьшении длины поля логических ус. ловий микрокоманды за счет...

Номер патента: 1016790

Опубликовано: 07.05.1983

Авторы: Курносов, Плахтеев, Сергеев

МПК: G06F 17/22, G06F 9/45

Метки: выражений, программирования, языков

...соединен с первым входом четвертого элемента И и с вторым вхЬ" дом триггера, первый выход которого через третий элемент задержки соединен с вторым входом четвертого эле-. мента И, выход которого является выходом установки распределителя, выход второго элемента задержки соединен с вторым входом первого элемента И, выход которого является выходом синхронизации распределителя.3. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что формирователь управляющих сигналов содержит элемент НЕ, шифратор и дешифратор, входы которого являются входами формирователя, а выходы соединены с входами шифратора, выходы которого с первого по седьмой являются с первого по седьмой выходами Формирователя, восьмой выход шифратора является выходом...

Номер патента: 1007108

Опубликовано: 23.03.1983

Авторы: Байда, Бондарович, Корниенко, Плахтеев, Сидоренко, Тимонькин, Ткачев, Ткаченко, Харченко

МПК: G06F 9/22

Метки: программным, реконфигурируемое, управлением

...ИЛИ, выход которого соединен с входом считыванияпервого блока памяти и 4 ерез третийэлемент задержки с прямым входомчетвертого элемента И, выход четвертого элемента И соединен с вторымвходомвторого элемента ИЛИ, выходкоторого соединен с единичным входомпервого и нулевым входом четвертоготриггеров управления, единичный выход четвертого триггера управлениячерез четвертый элемент задержки соединен с вторым входом пятого элемента И, выход которого соединен со8. 8третьего (четвертого) триггера управления и соединение его единичного вх да с третьим выходом йервого (второго ) блока памяти предназначено для фиксации наличия искажения а микрокоманде при первом ее считывании из блока памяти.Введение второ о (четвертого)элемента задержки и...

Номер патента: 985791

Опубликовано: 30.12.1982

Авторы: Плахтеев, Тимонькин, Ткаченко, Харченко

МПК: G06F 15/20

Метки: контролем, микропрограммный, процессор

...и далее в один из регистров блока регистров 7; Формирование сигналов начала (выход 61) и конца ( выход 62 1 операции элементами И 47, ИЛИ 49, И 48, ИЛИ 50 соответственно.Регистр 45 хранит код операции, который поступает на выход 58. По этому коду осуществляется настройка сумматора 8. Дешифратор 46 дешифриру" ет код операции и в зависимости от этого сигналы начала и конца опера" ции Формируются на выходах соответствующих элементов И 47 и И 48, Элемент И 51 управляет подачей сигналов считывания на выход 63 зависимости от состояния триггера 2.Предлагаемый процессор содержит средства контроля и восстановления. К средствам контроля относится первый регистр логических условий 36, элемент задержки 35, третий 34 и четвертый 37 блоки элементов...

Номер патента: 985788

Опубликовано: 30.12.1982

Авторы: Матвиенко, Плахтеев, Тимонькин, Ткаченко, Харченко

МПК: G06F 9/22

Метки: микропрограммного

...2 возбуждается выход, соответствующий начальному адресу, а на втором .дешифраторе 9 - нулевой выход,Сигналом "Пуск" триггер 17 устанавливается в единичное состояние, разрешая прохождение импульсов с генератора 18 черезэлемент И 19 Первый импульс разрешает считывание информации с начальной ячейки блока 3 памяти, Через открытый дешифратором 9 к5+1)-й блок элементов И 11 эта инфорповышением информативности блока памяти.При этом схема считывания предлагаемого устройства по сравнению с прототипом упрощается на величину где С 1, С Сс - об оборудования регистра, дещифратора и счетчика со" ответственно. Формула изобретения 5 98578 мация записывается в буферный регистр 12. Через время, определяемое элементом 15 задержки, счетчик 8...

Номер патента: 983713

Опубликовано: 23.12.1982

Авторы: Благодарный, Плахтеев, Тимонькин, Ткаченко, Харченко

МПК: G06F 15/00

Метки: микропрограммный, перестраиваемый, процессор

...В остальное время нагрузка резкоуменьшается и процессор. может работать с минимальной производительностью). В связи с этим, каждый иэ каналов процессора рассчитан на работу со словами полной длины (например, 32-битными), считываемыми из блока основной памяти. Обработка слов полной длины обеспечивает требуемую производительность при максимальной нагрузке, которая обычно сохраняет небольшой отрезок времени, имеющий незначительную относительную величину, (в системах коммутации максимальная нагрузка сохраняется обычно втечение 1-2 ч эа сутки). Следовательно, большую часть времени, когда процессор может работать с меньшей производительностью (например, засчет обработки полуслов длиной 16 бит)вычислительные мощности процессора...

Номер патента: 980095

Опубликовано: 07.12.1982

Авторы: Благодарный, Плахтеев, Тимонькин, Ткаченко, Харченко

МПК: G06F 9/22

Метки: микропрограммный, процессор

...затем с использованием специального диагностического оборудованияопределяется отказавший канал. По результатам диагностики восстанавливается содержимое работоспособного канала и процессор продолжает работу водноканальном режиме.Низкая отказоустойчивость обусловлена тем, что при наличии второгоотказапервого отказа в другом канале) процессор теряет работоспособность. Указанный недостаток ограничивает возможность использования процессора в системах с накоплением отказов. Низкая достоверность функционирования обусловлена тем, что приналичии одного отказа процессор переходит в одноканальный режим и пари. тетный контроль правильности обработки информации не, производится.Кроне того, прототип имеет большое время диагностики, которое...

Номер патента: 976444

Опубликовано: 23.11.1982

Авторы: Матвиенко, Плахтеев, Тимонькин, Ткаченко, Харченко

МПК: G06F 9/22

Метки: микропрограммного, процессора, реконфигурацией

...окончания выполнения операциивсеми В арифметико-логическими блоками и появления результата на выходе выз 0ходного (второго) регистра входы арифметикологических блоков отключаются,на счетчик поступает сигнал РУстановкав фО", на выходах элементов цепи сквозЙого переноса сигнал отсутствует, триг- ЗЗгеры переносов устанавливаются в нулевое состояние и устройство подготовленок выполнению следующей операции.На фиг. 1 приведена функциональйаясхема устройства для управления реконфигурацией микропрограммного процессора;на фиг. 2 и 3 - функциональные схемыпреобразователя кодов управления и арифметика логических блоков соответственно;на фнг. 4 - функциональные схемы блоков 4 зпереноса,Устройство (фиг. 1) содержит блоки 1. 11 й)-1)...

Номер патента: 959079

Опубликовано: 15.09.1982

Авторы: Плахтеев, Розанов, Тимонькин, Ткаченко, Харченко, Чепел

МПК: G06F 9/22

Метки: мультимикропрограммное

...параллельной микропрограммыв каждом рабочем такте записан в первомрегистре 3 адреса. Если в рассматриваемом рабочем такте функционирует первая (вторая)микропрограмма, то трипер 13 установлен внулевое (единичное) состояйие, триггер 18(19)в единичном состоянии, а триггер 19 (18) мо.жег быть как в единичном, если вторая (первая) параллельная микропрограмма не находитсяв режиме ожидания, так и в нулевом состоя.нии, если вторая (первая) параллельная микро.программа находится в режиме ожидания,В данном случае адрес очередной микроко.манды первой (второй) микропрограммы черезблок 21 (22) поступает в регистр З(4) и длее через блок 5 (6) и блок 7. в блок 8 памяти, с которого считывается очередная микро.команда и выполняется аналогично...

Номер патента: 955080

Опубликовано: 30.08.1982

Авторы: Плахтеев, Приходько, Тимонькин, Ткаченко, Харченко

МПК: G06N 1/00

Метки: автоматов, конечных, моделирования

...массив, отражающий временную диаграмму входных сигналов моделируемого автомата в виде меняющихся переменных х х, х .При моделировании конечного автомата без неисправностей в блок 14 памяти вводится единица в разряде А первого слова, а в блоке 16 памяти в разряде В будут нули. В начале моделирования счетчики 2 и 3 устанавливаются соответственно в состояния О и 1, которые сохраняются до конца моделирования, т. е. до полнсго считывания блока 14 памяти. На выходе блока 4 сравнения будет нулевой сигнал, который запрещает моделирование неисправностей.Информация из блока 16 памяти будет считываться циклически, причем каждому циклу соответствует один набор входных сигналов, считываемых из блока 14 памяти,В каждом цикле считывания из блока 16...

Номер патента: 955058

Опубликовано: 30.08.1982

Авторы: Плахтеев, Тимонькин, Ткаченко, Харченко

МПК: G06F 9/22

Метки: микропрограммное

...запись в регистр 3 адреса повтора, с которого можно будет начать восстановление при,сбоях в поспедуюших микрокомандах. Еспи на выходе эпементаИЛИ 15 появляется единичный сигнап(форматы ФЗ и ф 4), то управпяемый ге"нератор 25 настраивается на выпопнениемикрокоманды в течение чиспа тактов,заданных кодом на выходе 11 бпока памяти 7, В противном спучае управпяемыйгенератор настраивается на выпопнениеоднотактной микрокоманды. После этогосигнап, поступающий на вход эпемента Ис выхода управпяемого генератора 25,становится равным нупю и начинается вы-полнение микрокоманды. По истечении заданного чиспа тактов на указанном выхо.де управпяемого генератора вновь появпяется единичный сигнап и повторяютсяописанные, действия, начиная с...

Номер патента: 943728

Опубликовано: 15.07.1982

Авторы: Плахтеев, Тимонькин, Ткаченко, Харченко

МПК: G06F 9/22

Метки: микропрограммное

...регистр 12, элемент ИЛИ 13, вход 14 отказа операционного блока триггер 15, счетчик 16 микрокоманд, элемент И 17, элемент НБ 18, счетчик 19 адреса, блок 20 28 6 элементов И, блок 21 элементов ИФ,дешифратор 22, блок 23 памяти с полем 24 метки ветвления, полем 25 микроопераций, полем 26 логических условий, полем 27 метки микрокоманд, полем 28 метки считывания, полем 29метки конца последовательности,узел 30 контроля на четность, генератор 31 тактовых импульсов, элементИ 32, элемент И 33, блок 34 элементов И, блок 35 элементов И, счетчик36 эквивалентной последовательности,элемент И 37, блок 38 элементов И,элемент 39 задержки, элементы И 40,41, элемент 42 задержки, выход 43микрокоопераций устройства,Устройство работает следующим образом.В...

Номер патента: 935960

Опубликовано: 15.06.1982

Авторы: Плахтеев, Тимонькин, Ткаченко, Харченко

МПК: G06F 9/22

Метки: микропрограммное

...Элемент И 23 при этом .открывается. Задержанный элементом 22 низкий уровень сигнала на входе элемента И 20 не позволяет импульсу с выхода элемента 19 изменить состояние счетчиков 9 и 13. Следующий тактовый импульс от генера- З тора 16 через элемент И 23 запускает дешифратор 14, и из блока 15 осуществляется считывание по адресу, опрецеляемому счетчиком 13. Адрес операционной микрокоманды с выхода блока 40 15 через блок 24 элементов ИЛИ записывается в регистр 25 адреса операционных микрокоманд. После установления кода адреса в регистре 25 на элемент И 26 поступает задержанный тактовый импульс 5 с выхода элемента 17. Так как элемент И 26 открыт, этот импульс запускает, дешифратор 28, и из блока 29 считывается код операционной...

Номер патента: 934472

Опубликовано: 07.06.1982

Авторы: Плахтеев, Тимонькин, Ткаченко, Харченко

МПК: G06F 9/22

Метки: микропрограммное

...логических условий,либо нулевой код,Счетчик 15 служит для подсчетачисла повторений участков в случаеих искажений.Устройство работает в двух режимах: режиме нормального функционирования и режиме восстановления информации..В исходном состоянии все элемен"ты памяти находятся в нулевом состоянии, а регистры 2 и 6 записываютначальный адрес, поступающий навход 3.В первом режиме по адресу, хранимому. в регистре 6, из блока 7 считываются микрокоманды. Сигналы микроопераций с поля 8 регистра 8 поступают на выход 9, а очередной адрес с поля 8 передается в регистр6 через блок 4 элементов И, Затемиз блока 7 считывается очереднаямикрокоманда и работа устройствапродолжается аналогично описанному 934472 6 выше, Одновременно...