Формирователь адресных сигналов для блоков памяти

Номер патента: 1163354

Авторы: Высочина, Копытов, Солод

ZIP архив

Текст

% "1 ОПИСАН СВИДЕТЕЛЬ К АВТОРСК м, что н орого ин нением э СО ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ.СИГНАЛОВ ДЛЯ БЛОКОВ ПАМЯТИ, содержащий три инвертора, вход первогоиз которых является входом формирователя, о т л и ч а ю щ и йс я тем, что, с целью повышенияпомехоустойчивости формирователя,он содержит парафаэный усилительна транзисторах, нагрузочный элемент на транзисторе с обеднениемзаряда и ключевой элемент на тран 801163354 РЕТЕНИЯТВУ зисторе, причем выход первого ин-, вертора соединен с затвором первого транзистора парафазного усилителя, затвор второго транзистора которого подключен к входу формирователя, стоки первого и второго транзисторов подключены соответственно.к шине питания и общей шине, истоки объединены и подключены .к входу третьего инвертора и истоку транзистора ключевого элемента, эатвор которого подключен к выходу третьего инвертора, а сток - к входу второго инвертора и истоку н затвору транзистора с обеднением заряда нагрузочного элемента.2. Формирователь по п. 1, о тл и ч а ю щ и й с я те агруэочный транзистор втвертора выполнен с обед а- ряда.г,1 16335Изобретение относится к вычисли- "тельной технике и может быть применено в качестве формирователей адресных и других типов импульсныхсигналов.5Цель изобретения - повышениепомехоустойчивости,На фиг. 1 представлена принципиальная электрическая схема устройства, на фиг. 2 - временные диаграммы работы.формирователь адресных сигналовсодержит первый инвертор (транзисторы 1 и 2), второй.инвертор (транзисторы 3 и 4), третий инвертор(транзисторы 5 и 6), парафазныйусилитель (транзисторы 7 и 8),иагрузочный элемент на транзисторе 9 с обеднением в ключевой элемент на транзисторе 10.Вход первого инвертора на транзисторах 1 и 2 является входомформирователя, а выход подключенк затвору верхнего транзистора 7 парараэного усилителя, затвор транзис.тара 8 которого соединен с входом формирователя. Выход парафазного усилителя соединен с входом третьего инвертора (эатвор транзистора 6) и систоком транзистора ключевого элемента 10, затвор которого подключенк выходу третьего инвертора на транзисторах 5 и 6, а сток - к входувторого инвертора на транзисторахЪ и 4 и к истоку и затвору нагрузочного элемента на транзисторе 9с обеднением заряда.Формирователь работает следующим образом.При поступлении навход схемысигнала с уровнем логического нуля,транзисторы 2 и 8 закрываются и назатворетранзистора 6 устанавливается положительный потенциал. Тран 1 зистор 6 открывается, и на затворетранзистора 1 О устанавливается нулевой потенциал, транзистор 10 закрывается и на выход А поступает положительцый потенциал, равный напряжению источника питания. Транзистор4 открывается и на выходе А устанавливается нулевой потенциал, При поступлении на вход схемы сигнала суровнем логической единицы транзисторы 2 и 8 открываются и на затворетранзистора 6 устанавливается нулевой потенциал. Транзистор 6 закрывается, на затворе транзистора 1 О устанавливается положительный потенциал, который открывает транзистор10, и на входе А устанавливается ну-,левой. потенциал . Транзистор 4 закрывается и .на выходе А устанавливается положительный потенциал, равныйнапряжению источника питания,Работа формирователей адресных "сигналов в случае, если уровень .нуля входного адресного сигнала равенпороговому йапряжению ИОП транзисторов (фиг. 2), является худшим случаем и на вход схемы поступает помеха положительной полярности. Появление помехи положительной полярности на входе устройства вызывает понижение потенциала в точке. Однако понижение потенциала в точкеприводит кповышению потенциала в точке С ,. что вызывает открывание транзистора 10 и увеличение тока через транзистор 8, что, в свою очередь,.вызывает Повышение потенци-, ала в узле 1 и, соответственно, понижение потенциала в узле С, Транзистор 1 О имеет двойное управление по истоку и затвору, что приводит к его быстрому запиранию и восстановлению потенциала .на выходе А.11 б 3354 г.8 ордонова СоставительТехред Т.Фа Корректор(А.Тяск Редактор В,Пет Заказ 4105/49 одписное ППП "Патентф, г. Ужгород, ул. Проектн ТиражВНИИПИ ГосудаРспо делам изо113035, Москва, Женного комитета СССРтений и открытийРаушская наб., д. 4/5

Смотреть

Заявка

3583437, 27.04.1983

ПРЕДПРИЯТИЕ ПЯ Х-5737

СОЛОД АЛЕКСАНДР ГРИГОРЬЕВИЧ, КОПЫТОВ АЛЕКСАНДР МАКСИМОВИЧ, ВЫСОЧИНА СВЕТЛАНА ВАСИЛЬЕВНА

МПК / Метки

МПК: G11C 7/00, G11C 8/00, H03K 19/20

Метки: адресных, блоков, памяти, сигналов, формирователь

Опубликовано: 23.06.1985

Код ссылки

<a href="https://patents.su/3-1163354-formirovatel-adresnykh-signalov-dlya-blokov-pamyati.html" target="_blank" rel="follow" title="База патентов СССР">Формирователь адресных сигналов для блоков памяти</a>

Похожие патенты