Аналоговое запоминающее устройство

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 957275 Союз СоветскихСоциалистическихРеспубликОпубликовано 07.09.82. Бюллетень 33Дата опубликования описания 17.09,82 пе делаи нэебретеннй н еткрытий(72) Авторы изобретения Ю. В. Левочкин и В. ИЛевочк 71) Заявите 54) АНА,ЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО Изобретение относится к вычислительной технике и может быть использовано в аналого-цифровых преобразователях.Известен аналоговый запоминающий элемент, содержащий биполярный транзистор, выход которого подключен к конденса тору и затвору полевого транзистора, выход последнего соединен с базой биполярного транзистора и резистором. В известном элементе конденсатор заряжается входным сигналом через биполярный транзистор. Заряд происходит до тех пор,пока напряжение с выхода полевого транзистора не закроет переход эмиттер-база биполярного транзистора. Таким образом, напряжение на выходе полевого транзистора устанавливается равным входному за вычетом напряжения на 1 участке эмиттер-база биполярного транзистора 11.Недостатком такого устройства является низкая точность запоминания вследствие остаточного напряжения между эмиттером и базой биполярного транзистора и погрешности, вызванной пролезанием входного сигнала через собственную емкость биполярного транзистора на выход устройства. Кроме того, устройство не имеет возможности запоминать входные сигналы произвольнои полярности.Наиболее близким к предлагаемому по технической сущности является аналоговое запоминающее устройство, содержащее ячейку памяти, выход которой соединен с первым входом сумматора, усилитель, вход которого соединен с выходом сумматора, три ключа, нагрузочный элемент, пассивный элемент 12).Недостатком устройства является невысокая точность как в связи с остаточным напряжением на ключах, так и за счет погрешности, вызванной пролезанием входного сигнала на выход устройства через элементы сумматора.Цель изобретения - повышение точности устройства.Поставленная цель достигается тем, что в аналоговое запоминающее устройство, содержащее ячейки памяти, каждая из которых состоит из ключа, выход которого соединен с накопительным элементом, например с одной из обкладок конденсатора, истокового повторителя напряжения, информационный вход которого соединен с выходом ключа, другая обкладка конденсатора соединена с шиной нулевого потенциала, пер 957275вый вход ключа соединен с выходом истокового повторителя напряжения, сумматор,выход которого соединен с первым входомоперационного усилителя, введены пассивный элемент и делитель напряжения, первый вход которого соединен с первым выводом пассивного элемента, второй вывод пассивного элемента соединен с вторым входомключа каждой ячейки памяти и является входом устройства, выход истокового повторителя напряжения каждой ячейки памяти соединен с соответствующим входом сумматора, 10второй и третий входы делителя напряжениясоединены соответственно с выходом операционного усилителя и с шиной нулевого потенциала, выход делителя напряжения соединен с вторым входом операционного усилителя, выход которого является выходомустройства,На фиг. 1 изображена функциональнаясхема предлагаемого устройства; на фиг. 2 временные диаграммы, поясняющие его работу.20Устройство содержит ячейки 1 и 2 памяти, ключи 3 и 4, накопительные элементы,например конденсаторы 5 и 6, истоковые повторители 7 и 8 напряжения, сумматор 9, выполненный на резисторах 10 и 11, операционный усилитель 12, делитель 13 напряжения, состоягций из резистора 14 и потенциометра 15, пассивный элемент, напримеррезистор 16, шину 17 нулевого потенциалаи шины 18 и 19 питания.Устройство работает следующим образом.При отсутствии входного сигнала ячейки 1 и 2 памяти производят отслеживаниенулевого входного потенциала с погрешностью, равной падению напряжения на эмиттерно-базовых переходах биполярных транзисторов ключей 3 и 4.Напряжение на выходе ячейки 1 памятинесколько меньше нуля, а на выходе ячейки2 памяти несколько больше нуля. Напряжения с выходов ячеек 1 и 2 памяти поступаютна резисторы 10 и 11 сумматоров, причем величины сопротивлений резисторов выбраныодинаковыми, В точке суммирования напряжения с выходов обеих ячеек памяти компенсируются. Причем в случае применения биполярных транзисторов одного типа, например кремниевых 2 Т 363 А (р -и-р) и 2 Т 368 А(п-р-п), в точке суммирования происходитполная компенсация погрешностей, Нулевойпотенциал с выхода сумматора 9 подается через операционный усилитель 12 на выход устройства.При поступлении на вход устройства импульса, например, положительной полярности происходит заряд конденсатора 5 первойячейки 1 памяти, а биполярный транзисторключа 4 второй ячейки 2 памяти закрыт 15этим входным импульсом, и конденсатор 6не заряжается. Таким образом, после прекращения действия входного импульса с 4выхода ячейки 1 памяти снимается напряжение, равное входному сигналу, а с выхода ячейки 2 памяти - нулевой потенциал. В суммирующей точке - точке соединения резисторов 10 и 11 - 8 ыходное напряжение понижается в два раза и одновременно происходит компенсация погрешностей эмиттернобазовых переходов. С сумматора 9 напряжение поступает на операционный усилитель 12 с коэффициентом усиления, равным двум, где восстанавливается до прежнего значения и поступает на выход устройства.По окончании действия входного импульса на выходах ячеек 1 и 2 памяти появляется отрицательный перепад напряжения за счет наличия собственной емкости биполярных транзисторов ключей 3 и 4 (фиг. 2 б, в). Для компенсации этого перепада на инверсный вход операционного усилителя 12 через резисторы 15 и 16 подается часть входного сигнала (фиг. 2 д), по величине равного отрицательному перепаду на прямом входе усилителя 12. Операционный усилитель 12 производит вычитание двух отрицательных перепадов, действующих по окончании входного импульса, компенсируя тем самым погрешность пролезания входного сигнала (фиг. 2 е) . При отрицательной полярности входного сигнала устройство работает аналогично.Таким образом, предлагаемое устройство позволяет снизить погрешность запоминания и одновременно позволяет запоминать сигналы произвольной полярности.Формула изобретенияАналоговое запоминающее устройство, содержащее ячейки памяти, каждая из которых состоит из ключа, выход которого соединен с накопительным элементом, например с одной из обкладок конденсатора, истокового повторителя напряжения, информационный вход которого соединен с выходом ключа, другая обкладка конденсатора соединена с шиной нулевого потенциала, первый вход ключа соединен с выходом истокового повторителя напряжения, сумматор, выход которого соединен с первым входом операционного усилителя, отличающееся тем, что, с целью повышения точности устройства, в него введены пассивный элемент и делитель напряжения, первый вход которого соединен с первым выводом пассивного элемента, второй вывод пассивного элемента соединен с вторым входом ключа каждой ячейки памяти и является входом устройства, выход истокового повторителя напряжения каждой ячейки памяти соединен с соответствующим входом сумматора, второй и третий входы делителя напряжения соединены соответственно с выходом операционного усилителя и с шиной нулевого потенциала, выход делителя напряжения соединен с вторым вхо957275 61. Авторское свидетельство СССР601761, кл. б 11 С 27/00, 1978.2. Авторское свидетельство СССР по за явке2902588/24, кл. Ст 11 С 27/00, 1980. ф и Составите ва Техред А. Бо Тираж 622 ИПИ Государственного по делам изобретений Москва, Ж - 36, Рау ПП Патент, г, УжгоРедактор И.МихееЗаказ 6607/41ВНИ ош 1130илиал дом операционного усилителя, выход кото.рого является выходом устройства.Источники информации,принятые во внимание при экспертизе ь А. Воронинкас Корректор ЕПодписноекомитета СССРи открытийшская наб., д. 4/6род ул Проектная 4