Запоминающее устройство

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Сфюэ СоветскихСоциалистическихРеспублик и 959158(61)Дополнительное к авт, свид-ву(22 Заявлено 080830 (21) 2973015/18-24 Р 13 М Кп з с присоединением заявки М -0 11 С 11/00 Государственный комитет СССР но делам изобретений и открытийДата опубликования описания 15.09.82 72 Автор .изобретения Л Гуреви(71 ) Заяви ИНАЮШЕЕ УСТРОИСТВО 54) спо Изобретение относится к запоминаю щим устройствам.Известно запоминакщее устройство содержащее накопитель, формирователи записи и считывания, регистр и дешифратор адреса 1).Недостатком этого устройства является невысокое быстродействие.Наиболее близким техническим ре,шением к данному изобретению является, запоминающее, устройство, содер жащее матрицу запоминающих элементов, адресный блок, осуществляющий дешифрацию запоминающих элементов в соответствии с поступившим на его входы кодом адреса по принципу линейной выборки либо по принципу сов падения токов; .разрядные шинн, подключенные к выводам записи - считывания запоминающих элементов через соответствующие коммутационные эле" менты (роль которых в данной случае выполняют ИД 3-транзисторы ), управляющие входы которых подключены к соответствующим адресным шинам, сое диненным с выходами адресного блока 21.Недостатком .известного запоминаю щего устройства является относитель но низкое быстродействие, абуаловленное последовательным собом ,доступа к матрице запоминающих элементов, что, в свою очередь, определяется наличием лишь одного канала, обращения к матрице запоминающих элементов.Целью изобретения является повышение быстродействия устройства.Поставленная цель достигаетсятем, что в запоминающее устройство, содержащее элементы памяти, последовательно соединенные буферный адресный регистр и адресный блок, выходы последнего подключены к управ ляющим входам коммутационных элементов записи и считывания, причем.выходы коммутационных элементов записи соединены с входами соответствующих элементов памяти, информа ционные входы коммутационных эле.- ментов считывания соединейы с вы.ходами соответствукщих элементов памяти, информационные входы коммутационных элементов записи н вы ходы коммутационных элементовсчитывания соответственно объединены и являются одними из входов и выходов устройства, введены группы, коммутационных элементов записи и 30 считывания и группы последовательно соединенных буферного адресного регистра и адресного блока, причем выходы адресного блока каждойгруппы соединены с управляющими входами коммутационных элементов записи и считывания одноименной группы, информационные входы коммутационных элементов считывания каждойгруппы подключены к выходам соответствующих элементов памяти, а выходы объединены и являются другимвыходом устройства, выходы коммутационных элементов записи каждойгруппы соединены с входами соответствующих элементов памяти, аинформационные входы объединены иявляются другим входом устройства.На чертеже представлена структурная схема запоминающего устройства,содержащего, например, четыре канала обращения, объединенные в двегруппы по два канала в каждой).,Запоминающее устройство содержит адресные магистрали 1,1 и 1.2по числу групп каналов обращения ), буФерные адресные регистры 2.1-2,4по числу каналов обращения ) с адресными входами 3.1-3.4 и управляющими входами 4.1-4.4, адресные блоки 5.1-5,4 с входами 6.1-6.4, коммутационные элементы 7.1-7.4 считывания, выходы которых соответственно объединены и являются выхода.ми 8.1-8.4 устройства, входами 9.1-9.4 которого являются информационные входы коммутационных элементов 1 О.1-10.4 записи. Устройство также содержит элементы 11 памяти,Устройство работает следующим образом.По одной из адресных магистралей, например по 1.1, поступает код адреса и принимается на один из буферных адресных регистров, например 2.1, по адресным входам 3.1 при поступлении управляющего сигнала по входу 4,1, После этого адресная магистраль 1.1 готова к приему следующего адреса на буферный адресный регистр 2,2 этой группы каналов. По управляю щему сигналу, поступившему по входу 4.2, этот адрес принимается на буферный адресный регистр 2,2 второго канала первой группы. Тем временем код адреса, хранимый в буферном адресном регистре 2.1, поступает в адресный блок 5.1. При этом отпирается соответствующая пара коммута-, ционных элементов 7.1 и 10.1 первого канала первой группы, и происходит коммутация выходов 8.1 и входов 9.1 первого канала первой группы с выходами и входами одного из элементов 11 памяти. Аналогично, во втором канале первой группы адрес, хранимый в буферном адресном регистре 2.2, поступает в адресный блок 5.2, отпирается соответствующая па рандов из памяти,а также производить непосредственный доступ к памяти от внешних устройств без приостайовок процессора, что также приводит к повышению быстродействия системы и 55 упрощению оборудования. 60 Формула изобретения Запоминающее устройство, содержащее элементы памяти, последовательно соединенные буферный адресный регистр и адресный блок, выходы послед ра коммутационных элементов 7.2 и10.2, и происходит коммутация выходов 8.2 и входов 9,2 с выходами ивходами одного из элементов 11 памяти. При этом происходит запись ли 5 бо считывание .по первому и записьлибо считывание по второму каналампервой группы. Одновременно и независимо во времени от каналов первойгруппы может осуществляться доступ10 к элементампамяти 11 второй группы, т.е. код адреса поступает поадресной магистрали 1.2 второй группы каналов, например, в буферныйадресный регистр 2.3, затем иной адрес может быть принят в другой регистр 2.4. Код адреса, хранимый врегистре 2,3 первого канала, поступает в адресный блок 5,3. При этом отпирается соответствующая пара коммутационных элементов 7,3 и 10.3 ит,д,Таким образом осуществляется параллельный доступ к элементам 11 памяти между группами и последовательно параллельный внутри групп между.каналами,Быстродействие предлагаемого устройства существенно выше, чем в известных запоминающих устройствах спроизвольным доступом 2, так какв нем имеется возможность одновременного ,независимого от времени,произвольного доступа по множествуканалов. Использование подобных запоминающих устройств в многопроцессорныхЗ 5 системах в качестве общей оперативнойпамяти позволяет существенно сократить время приостановок процессоровсистемы во время обращения одногоиз них к памяти, а также упрощает40 синхронизацию таких систем. В сравнении же со случаем, когда каждыйиз процессоров многопроцессорнойсистемы снабжен своей оперативнойпамятью, использование предлагаемо 45 го запоминающего устройства в качестве общей оперативной памяти исключает потери времени на пересылки информационных массивов. Кроме, того, применениепредлагаемого запоминающего устройства в вычислительныхсистемах позволяет осуществлять выборку одновременно нескольких опе959158 Составитель В Рудаковктор О, Персиянцева Техред И.ГайдуКорректор И Макаренк елам изобретений и открытийсква, Ж, Раушская наб., д. 4/5 каз 7050/70 Тираж 622 Подписное ВНИИПИ Государственного комитета СССР 3035 П "Патент", г. Ужгород, ул. Проектная, 4 ил него подключены к управляющим .входам коммутационных элементов записи и считывания, причем выходы комглутационных элементов записи соединены с входами соответствующих элементов памяти, информационные входыкоммутационных элементов считываниясоединены с выходами соответствующихэлементов памяти, информационныевходы коммутационных элементов записи и выходы коммутационных элементов считывания соответственно объединены и являются одними из входови выходов устройства, о т л и ч а ю -щ е е с я тем, что, с целью повышения быстродействия устройства, внего введены.,группы коммутационныХэлементов записи и считывания игруппы последовательно соединенныхбуферного адресного регистра и адресного блока, причем выходы адресного блока каждой группы соединеныс управляющими входами коммутацион-,ных элементов записи и считывания одноименной группы, информационные входы коммутационных элементов считывания каждой группы подключены к 5выходам соответствующих элементов памяти, а выходы объединены и являются другим выходом устройства, выходы коммутационных элементов записи каждой группы соединены с входами соответствующих элементов памя ти, а информационные входы объединены и являются другим входам устройства,Источники информации 15 принятые во внимание при экспертизе1. Каган Б.М. Электронные вычислительные машины и системы. М.,