Устройство для электрического программирования блоков постоянной памяти

ОПИСАпИЕ ИЗОБР ТЕпиЯ Союз СоветскидСоциалистическимиРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУмит обретенийтий УДК 681. 327088.8) Бюллетень М 9 3 исания 30,08,8 Опубликовано 3008 Дата опубликования ин 72) Авторыизобретения М Демченко и краснодарский ордена Трудового Красного электооизмерительных приборов(71) Заявитель мен 4) УСТРОИСТВО ДЛЯ ЭЛЕКТРИЧЕСКОГОПРОГРАММИРОВАНИЯ БЛОКОВ ПОСТОЯННОПАМЯТИ чес- ян 1 2). ков тив 25 Изобретение относится к запоминающим устройствам и может бы=ь использовано для автоматического занесения информации в полупроводниковое запоминающее устройство путем пережигания плавких перемычек и контроля занесенной информации.Известно устройство для электри кого программирования блоков посто ной памяти, содержацее схемы выбора соответствующего адреса слова (линии слова) и соответствуюцего бита информации (адреса перемычки) и генератор тока, выход которого подсоединяется к выбранной пеНедостаткамляются низкиеность,Из известных устройств наиболее близким техническим решением к предлагаемому является устройство для электрического программирования бло постоянной памяти, содержащее опера ное запоминающее устройство (ОЗУ) е костью 4096 12-разрядных слов, для хранения управляющей, программы и таблицы истинности, в соответствии с которой производится занесение информации,. соответствующее (эквивалент) эталонному блоку ПЗУ, блок автоматиремычке (1 .и этого устройства явбыстродействие и надежческого задания адресов, схему сравнения, схему формирования командных сигналов для пережигания, блок пускаостанова и синхронизации, измеритель статических параметров, содержащий программируемые источники напряжения и тока и испытательный пульт для подключения программируемой схемы к разрядным ключам и к адресным цепям, бло ки ввода-вывода и блоки сопряжения,(Недостатками этого устройства являются его сложность и невозможность автоматического задания длительности воздействия пережигающего импульса в зависимости от необходимого времени пережигания перемычки, что снижает его быстродействие и надежность.Цель изобретения - повышение надеж ности и быстродействия устройства.Поставленная цель достигается тем, что в устройство для электрического программирования блоков постоянной памяти, содержащее блок выбора разрядов, регистр адреса, формирователь импульсов, формирователь управляющих импульсов, разрядные ключи, блок задания эталонов, первую схему сравнения и блок местного управления, выхол которого подключен к счетному входу блока выбора разрядов, первый выходкоторого соединен со счетным входом регистра адреса, одни из выходов которого подключены к входам блока задания эталонов, первый управляющий вход блока местного управления подключен к управляющим входам формирователя им.5 пульсов тока и разрядных ключей, одни . йз входов которого соединены соответ ственно с вторым выходом блока выбора разрядов, с выходами блока задания эталонов и одними из входов первой 10 схемы сравнения и с выходом формирователя импульсов тока, вход которого подключен к первому выходу формирователя управляющих импульсов, одни из выходов регистра адреса и другие входы и выходы разрядных ключей являются соответственно адресными выхо дами, разрядными входами и выходами устройства, введены датчик длительности импульсов тока, элемент И-ИЛИ и ключ, первый выход которого подключен к шине нулевогопотенциала, вход - к второму выходу Формирователя управляющих импульсов, а второй выход к управляющему входу Формирователя импульсов, один из входов элемента И-ИЛИ соединен с выходом блока выбора разрядов и одним из входов датчика длительности импульсов тока, другие входы которого подключены к другим входам первой схемы сравнения и другим выходам разрядных ключей, другие входы элемента И-ИЛИ соединены с выходами блока задания эталонов, а выход подключен к первому входу формирователя управляющих импульсов,. второй вход и третий выход которого соединены соответственно с выходом и с первым управляющим входом датчика длительности импульсов тока, второй управляющий вход которого явля ется входом опорного напряжения устройства, выход первой схемы сравнения подключен к,второму управляющему входу блока местного управления, установочный вход которого соединен с другим выходом регистра адреса. Блок местного управления содержит триггеры, элемент ИЛИ-НЕ, элементы И, элементы НЕ и элемент задержки, причем выход элемента ИЛИ-НЕ подключен к входу пеРвого элемента НЕ, выход которого соединен с первым входом первого элемента И и входами сбро. са первого и второго-триггеров, второй вход первого элемента И подключен к выходу второго элемента НЕ и входу блокировки второго триггера, выход которого соединен с входом блокировки третьего триггера, вход сброса которого подключен к выходу первого элемента И, а счетный вход - к счетному входу второГо триггера и выходу третьего элемента НЕ, вход которого соединен с первым входом второго элемента И, второй вход и 65 выход которого подключены соответственно к выходу первого триггера и первому входу первого элементаИ-НЕ, второй вход которого соединенс выходом третьего триггера, а выход - с входом элемента задержки,счетным входом четвертого триггераи входом четвертого элемента НЕ, выход которого подключен к первому входу второго элемента И-НЕ, второй входкоторого соединен с выходом четвертого триггера, первый вход третьегоэлемента И-НЕ подключен к выходу элемента задержки, а выход - к первомувходу элемента ИЛИ-НЕ, второй входкоторого соединен с входом сбросачетвертого триггера и является входом сброса блока, входом "Пуск" которого является установочный вход первого триггера, третий и четвертыйвходы элемента ИЛИ-НЕ и вход второгоэлемента НЕ являются соответственноустановочным и управляющими входамиблока, второй вход третьего элементаИ-НЕ, вход третьего элемента НЕ ивыход второго элемента И-НЕ являютсясоответственно входом разрешения сстанова, тактовым входом и выходомблока. На фиг. 1 приведена функциональнаясхема предлагаемого устройства; наФиг. 2 и 3 - функциональные схемы наиболее предпочтительных вариантов выполнения блока местного управления идатчика длительности импульсов токасоответственно.устройство содержит (фиг. 1) блок 1местного управления, блок 2 выбораразрядов, регистр 3 адреса, формирователь 4 импульсов тока, разрядные ключи 5, блок б постоянной памяти, в который заносится информация, формирователь 7 управляющих импульсов, элемент И-ИЛИ 8, блок 9 задания эталонов,первую схему 10 сравнения, датчик 11длительности импульсов тока и ключ 12.На Фиг. 1 обозначены вход 13 опорногонапряжения устройства, установочныйвход 14, вход 15 тактовых импульсов,выход 1 б, первый 17 и второй 18 управляющие входы блока местного управления,При этом блок местного управлениясодержит (Фиг. 2) элемент ИЛИ-НЕ 19,первый 20, второй 21, тритий 22 и четвертый 23 элементы НЕ, первый 24, второй 25 и третий 26 элементы И-НЕ,первый триггер 27, первый,28 и второй29 элементы И, элемент 30 задержкис выходом 31, второй 32, третий 33и четвертый 34 триггеры. На фиг. 2обозначены входы "Пуск" 35, сброса Зби разрешения останова 37 блока.Датчик длительности импульсов тока предназначен для контроля времени,в течение которого происходит полноепережигание плавких перемычек, и со955 Л 05 технико-экономические преимущества предлагаемого устройства по сравнению с прототипом заключаются в 60 том, что оно обеспечивает контрольза временем пережкгания перемычекв блоках постоянной памяти при существенном сокращении оборудования, чтоповышает его надежность и быстродей ствие. держит (фиг. 3) делитель 38 напряжения, вторую схему 39 сравнения, первую 40 и вторую 41 группы элементов И по числу контролируемых разрядов блока постоянной памяти и элемент ИЛИ 42. На фиг. 3 обозначен третий вход 43.датчика, предназначенный для сигнала стробирования.устройство работает в двух режимах занесения информации и контроля.Режим занесения информации. По команде "Пуск" блок 1 (фиг. 1) выра- батывает командный сигнал, синхронный с тактовой частотой, поступайшей на вход 15 (фиг. 1 и фиг. 2). Первый командный сигнал не проходит на вход блока. 2 (фиг, 1), что соответствует сохранению исходного состояния. Код из блока 2 дешифруется и поступает на входы ключей 5 элемента И-ИЛИ 8 и датчика 11. Наличие сигнала на первом выходе блока 2 соответствует выбору соответствующего разряда блока б памяти. На входы элемента И-ИЛИ 8 поступают сигналы с выходов блока 9. Совпадение сигналов в элементе И-ИЛИ 8, поступающих с выходов блока 2 и блока 9, соответствует наличию информации и указанию на пережигание перемычки в блоке б памяти. По команде на выходе 31 блока 1 (фиг, 2), поступающей на один из входов элемента И-ИЛИ 8 (фиг. 1), на его выходе появляется сигнал, запускающий формирователь 7, который формирует сигнал для запуска формирователя 4 и управляющий сигнал, который через ключ 12 поступает на вход 17 блока 1 и управляющие входы формирователя 4 и ключей 5. Сигнал на входе 17 (фиг. 1) запрещает выработку командных сигналов на время пережигания перемычки. Сигналы на управляющих входах ключей 5 и формирователя 4 разрешают прохождение импульса тока на вход блока 6 памяти. Коды с выходов блока .2 и блока 9 поступают на ключи 5 и управляют выбором необходимого разряда блока б. Одновременно с посылкой импульса тока через ключи 5 на вход блока производится .контроль напряжения пережигания, которое увеличивается по мере пережигания перемычки. При разрыве перемычки напряжение пережигания достигает максимальной величины.Датчик 11 производит контроль этого напряжения и при достижении напряжения опорного уровня, задаваемого по входу 13, и наличии стробирующего импульса на входе 43 (Фиг, 3), выдает сигнал, который запускает формирователь 4 (фиг, 1), сигнал которого ограничивает по времени командным сигналом с первого выхода формирователя 7, длительность которого определяется длительностью времени пережигания перемычки. На втором выходеформирователя 7 управляющий сигналприсутствует в течение времени, необходимого для пережкгания перемычкии охлажденкя схемы. На этом цикл пере.5 жиганкя перемычки оканчивается. Снимается запрещающий потенциал с первого управляющего входа 17 блока 1и осуществляется привязка к тактовойчастоте. Добавляется единица в блоке10 2 (фиг. 1), что соответствует выборувторого разряда нулевого адреса, Есливо втором разряде блока 9 (Фиг. 1)записана единичная информация, топережигание перемычки производится15 аналогичным образом,Если записана нулевая информацияв блоке 9 по данному разряду, то отсутствует надобность в пережиганиии элемент И-ИЛИ 8 (фиг, 1) не выраба 20 тывает запускающий импульс на своемвыходе, и не запрещается работа блока 1, который выдает импульс в блок 2,что соответствует выбору следующегоадреса разряда, и работа продолжается,25 В тех разрядах, где отсутствует информация для записи перебор разрядовпроисходит с тактовой частотой (тактовая частота может соответствовать1 МГц для элементной базы, например,З 0. серии КМ 155), а в тех разрядах. гденаходится информация, производитсяпережигание с учетом необходкмого ми-.нимального времени, которое зависитот технологии изготовления (размеров.З 5 перемычки) и, как правило, имеет 50разброс.После перебора всех разрядов иадресов с выхода регистра 3 на вход14 (фкг. 1) выдается сигнал, которыйостанавливает работу устройства,В режиме контроля выхода ключ 12подключается к шине нулевого потенциала. Сигнал по управляющему входу17 разрешает опрос с тактовой частотой и блокирует работу Формирователя454 и ключей 5. Считанные коды врехразрядов блока,б и блока 14 сравни ваются на схеме 10 и при отсутствииошибки разрешается изменение адреса.При наличии ошибки осуществляется50 останов, результат несовпадения индицируется (цепи индикации не показаны),После повторного пуска осуществляетсяпродолжение контроля. По окончанииконтроля по всем адресам осушествляет 55 ся автоматический останов, 955205Формула изобретения 1. Устройство для электрического программирования блоков постоянной памяти, содержащее блок выбора разрядов, регистр адреса, формирователь импульсов тока, формирователь управляющих импульсов, разрядные ключи, блок задания эталонов, схему сравнения и блок местного управления, выход которого подключен к счетному входу 10 блока выбора разрядов, первый выход . которого соединен со счетным входом регистра адреса, один из выходов которого подключен к входам блока задания эталонов, первый управляющий вход 15 блока местного управления подключен куправляющим входам формирователя импульсов тока и разрядных ключей, одни из входов которого соединены соответственно с вторым выходом блока выбора разрядов, с выходами блока задания эталонов и одними из входов схемы сравнения и с выходом формирователя импульсов тока, вход которого подключен к первому выходу формирователя управляющих импульсов, одни из выходов регистра адреса и другие входы и выходы разрядных ключей являются соответственно адресными выходами, разрядными входами и выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности и быстродействия устройства, оно содержит датчик длительности импульсов тока, элемент И-ИЛИ и ключ, первый выход которого подключен к шине нулевого потенциала, вход - к второму выходу формирователя управляющих импульсов, а второй выход - к управляющему входу формирователя импульсов тока, один из входов элемента И-ИЛИ 4 О соединен с выходом блока выбора разрядов и одним из входов датчика длительности импульсов тока, другие входы которого подключены к другим входам схемы сравнения и другим выхо дам разрядных ключей, другие входы элемента И-ИЛИ соединены с выходами блока задания эталонов, а выход подключен к первому входу формирователя управляющих импульсов, второй вход О и третий выход которого соединены соответственно с выходом и первым управляющим входом датчика длительности импульсов тока, второй управляющий вход которого является входом опорного напряжения устройства, выход схемы сравнения подключен к второму управляющему входу блока местного управления, установочный вход которого соединен с другим выходом регистра адреса.2. Устройство по п. 1, о т л ич а ю ш е е с я тем, что блок местного управления содержит триггеры, элемент ИЛИ-НЕ, элементы И, элементы НЕ и элемент задержки, причем выход элемента ИЛИ-НЕ поцключен к входу пеового элемента НЕ, выход которого соединен с первым входом первого элемента И и входами сброса первого и второго триггеров, второй вход первого элемента И подключен к выходу второго элемента НЕ и входу блокировки второго триггера, выход которого соединен с входом блокировки третьего триггера, вход сброса которого подключен к выходу первого элемента И, а счетный вход - к счетному входу второго триггера и выходу третьего элемента НЕ, вход которого соединен с первым входом второго элемента И, второй вход и выход которого подключены соответственно к выходу первого триггера и первому входу первого элемента И-НЕ, второй вход которого соединен с выходом третьего триггера, а выход - с входом элемента задержки, счетным входом четвертого триггера и входом четвертого элемента НЕ, выход которого подключен к первому входу второго элемента И-НЕ, второй вход которого соединен с выходом четвертого триггера, первый вход третьего элемента И-НЕ подключен к выходу элемента задержки, а выход к первому входу элемента ИЛИ-НГ, второй вход которого соединен с входом сброса четвертого триггера и является входом сброса блока, входом "Пуск" которого является установочный вход первого триггера, третий и четвертый входы элемента ИЛИ-НЕ и вход второго элемента НЕ являются соответственно установочным и управляющими входами блока, второй вход третьего элемента И-НЕ, вход третьего элемента НЕ и выход второго элемента И-НЕ являются соответственно входом разрешения останова, тактовым входом и выходом блока. Источники информации,принятые во внимание при экспертизе1. Соучек Б. Иикро-ЭВМ. М., "Сов, радио", 1979, с, 59, 60."2. Лябин В, И. и др. Программирование и контроль ПЗУ, - "Электронная промышленность", 1976, Р 4, с, 64-67 (прототип).95505 Составитель Т, Зайцеваедактор И. Гришанова Техред М,Надь рректорМ. Каст Зак дписно иал ППП "Патент", г. Ужгород, ул. Проектная, 4 448/61 Тираж 622 ВНИИПИ Государственного по делам изобретений 113035, Москва, Ж, Р