Запоминающее устройство

(19) 1/О Н ВТОРСНОМУ СВИДЕТЕЛЬСТВУ 2во содержит первый и второй блоки па мяти, выходы которых соединены с информационными входами коммутатора, выходы которого являются выходами старшего и младшего полуслов устройства, блок инкрементирования адреса, управляющий вход которого подключен к управляющему входу устройства и яв ляется младшим адресным входом устройства, адресные входы первого блока памяти соединены с выходами блока инкрементирования адреса, информационные входы которого подключены к ад ресным входам второго блока памяти и являются старшими адресными входами устройства, В устройстве обеспечивается выборка слов эа один цикл обращения к блокам памяти как выровнен.ных, так и не выровненных по границе четного полуслова. 1 ил, 2 табл,В 2нструкторское опытным произ ернетики АНАэ одСправочник 87, с.178-180 од ред, А,11,П ысшая школа, есслил м ст" Изобретен тельной техниустройст-. его тносится к вычисли и может быть испол х обработки инфор.выходы 8 младшва.Коммутаторнапример, на бцией КР 1802 В овано в системии. повышение быстго устройства. влена схема эаизобрете вия заломию сположе черт ающего фиг.овнено и ны варианты рас слова в блоках оказ емог считывгранице тыв памяти. Устройство памяти, второй инкрементирова 4, адресные вх адресный впервый блок 1 амяти, блок 3 одержиблокия адды грод 6 В случае, еслиовнено по гран читываемое словочетного полусло-, услово имеет чете полуслово расблоке 1 памяти,еса, коммутаторппы 5 устройстстройства, выхова устройства,вавды 7 аршего ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЦТИЯПРИ ГКНТ СССР ИСАНИЕ ИЗОБ(71) Специальное коро "Кибернетика" сством Института ки(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вычи тельной технике и может быть исп зовано в системах обработки инфо ции. Цель изобретения - повышени быстродействия устройства. Устро может быть выполнен,зе БИС обмена информа 1,Возможны два случая р считываемого полуслова в ти: считываемое слово вы нице четного полусло ое слово не выровнено иетного полуслова. а, т.е. старшее поный адрес, то старш олагается в первома мл адшее полуслов о р ас пол а гает ся во втором блоке 2 памяти (см. табл. 1, Х - любая информация), При этом ячейки первого блока 1 памяти и второго блока 2 памяти, в которых хранятся5 считываемые полуслова, имеют один и тот же адрес А. Таблица 1а1 О надрес Содержимоепервогоблока паСодержимоевторогоблока памяти Иладшееполуслово Старшееполуслово Х Таблица 2 Адрес Содержимое 4 О первого блока паСодержимоевторогоблока памяти Старшее полуслово Иладшееполуслово При обращении к запоминающему устройству на адресный вход 6 устройства,подается младший разряд адреса .обращения, а на входы 5 устройства подаются остальные разряды адреса обращения В случае, если считываемое слово не выровнено по границе четного полуслова, т. е. старшее полуслово имеет нечетный адрес, то старшее полу- слово располагается во втором блоке 2 памяти, а младшее полуслово . - в первом блоке 1 памяти (см. табл. 2, ЗО Х - любая информация). При этом ячейка первого блока 1 памяти, в которой хранится младшее полуслово, имеет адрес (А+), на единицу больший, чем ячейка второго блока 2 памяти, в ко торой хранится старшее лолуслово. Устройство работает следующим образом,При обращении к запоминающему устройству по четному адресу на адресный вход 6 устройства подается лог."О", одновременно поступающий на управляющие входы блока 3 инкрементирования адреса и коммутатора 4, Приэтом адрес с входов 5 устройства поступает одновременно на информационныевходы блока 3 инкрементирования .адреса н на адресные входы второго блока 2 памяти. Так как на управляющемвходе блока 3 присутствует лог. "О",инкрементирование адреса не производится и на выходе блока 3 появляетсяадрес, равный адресу, установленномуна его выходе, Этот адрес поступаетна адресные входы блока 1 памяти. Врезультате одновременно происходитсчитывание ячеек первого блока 1 памяти и второго блока 2 памяти с одними тем же адресом, причем на выходахпервого блока 1 памяти .появляетсястаршее полуслово считываемого слова,а на выходе второго блока 2 памяти -младшее полуслово считываемого слова.Эта информация поступает на информационные входы коммутатора 4, Так какна его управляющем входе присутствуетлог, "О", то коммутатор 4 подключаетсвои информационные входы первой груп"лы к выходам 7 устройства, а информационные входы второй группы - к выходам 8 устройства. Таким образом, навыходы 7 устройства выдается старшеелолуслово, а на выходы 8 устройствамладшее полуслово.При обращении к запоминающему устройству ло нечетному адресу на адресный вход 6 устройства подается лог. 1,одновременно поступающая на управляющие входы блока 3 инкрементированияадреса и коммутатора 4, При этом адрес с входов 5 устройства поступаетодновременно на информационные входыблока 3 и на адресные входы блока 2памяти. Так как на управляющем входеблока 3 присутствует лог. "1", пройзводится инкрементирование адреса ина выходе блока 3 появляется адрес,на единицу больший адреса, установленного на его входах. Этот адрес пос"тупает на адресные входы блока 1 памяти. В результате происходит одновременное считывание младшего полусловаиз первого блока 1 памяти и старшегополуслова из второго блока 2 памяти,Петрова Корректор В Кабаций еда Заказ 112 Тираж 473 ПодписноеНИИПИ Государственного комитета по изобретениям и открытиям113035, Москва, Ж, Раушская наб., д, 4/5 КНТ СС ельский комбинат "Патент", г. Ужгород, ул, Гагарина, 1 оизводственно-и 5 15364по адресам, установленным на их ад=ресных входах. Эта информация поступает на информационные входы коммутатора 4. Так как на его управляющемвходе присутствует лог. "1", коммута.5тор 4 подключает свои информационныевходы первой группы к выходам 8 устройства, а информационные входы второй группы - к выходам 7 устройства,Таким образом, на выходы 7 устройства выдается старшее полуслово, а навыходы 8 устройства - младшее полуслово,Преимущество предлагаемого запоминающего устройства по сравнению сизвестным заключается в возможностиобращения к обоим полусловам считываемого слова не последовательно (эадва такта), а параллельно (за один 2 Отакт) независимо от того, выровненосчитываемое слово по границе четногополуслова или нет. Это позволяет повысить быстродействие обмена информацией с запоминающим устройством, 25 38 6 Формула изобретения Запоминающее устройство, содержащее первый блок памяти, второй блок памяти, адресные входы которого являются адресными входами группы устройства, отличающееся тем, что, с целью повышения быстродействия, в устройство введены коммутатор и блок инкрементирования.адреса, причем выходы первого и второго блоков памяти соединены с информационными входами соответственно первой и второй групп коммутатора, выходы первой и второй групп которого являются соответственно выходами старшего и младшего полуслов устройства, управляющий вход коммутатора является адресным входом устройства и подключен к управляющему входу блока инкрементирования адреса, информационные входы которого соединены с адресными входами группы устройства, а выходы подключены к адресным входам первого блока памяти.