Накопитель

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 1191 ф (111 1сс.,с ;,.с ,сссвисс с с сС сс С; сдс ЕТЕН иляамя. ачен сторах. овышени разом ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР(57) Изобретение относится к вычислительной технике и предназначено дляиспользования в цифровых системах паИзобретение относится к вычислтельной технике и преднази о диспользования в цифровых схемах пти на биполярных транзиЦель изобретения - п е надежности накопителя,На чертеже представлена схема накопителя,Накопитель содержит матрицу элементов 1 памяти и элементы 2 предотвращения ложной записи, каждый из которых состоит из ключевого элемента3 на двухэмиттерном транзисторе иэлемента 4 смещения на резисторе, шину 5 напряжения смещения накопителя,входы 6 словарной выборки, информационные входы-выходы 7 и 8 столбцанакопителя, нагрузочные элементы 9и 10 на транзисторах, входы 11 токахранения и нагрузочные элементы 12и 13 на резисторах.Накопитель работает следующим обмяти на биполярных транзисторах.Цель изобретения - повыщение надежности накопителя - достигается засчет изменения связей ключевого элемента и элементов предотвращения ложной записи накопителя, который приобретает функцию формирования опорного уровня считывания, что обеспечивает высокую степень соответствияуровня считывания уровню напряженияв выбранном элементе памяти в условиях воздействия внещних дестабилизирующих факторов и разброса параметров компонентов. 1 ил,В режиме записи информации выборканужного элемента 1 осуществляется по- Ъв всредством повьппения потенциала навходе 6 соответствующей строки матрицы и включения тока записи в один извходов-выходов 7, 8 соответствующегостолбца матрицы. Ток записи включает"ся в тот вход-выход 7, 8, к которомуподключен эмиттер управления элементов 9 или 10 выбранного элемента 1,у которого в соответствии с поступающей информацией в результате записина базе должен установиться высокийпотенциал. Уровень напряжения на шине 5 накопителя равен напряжению навходах 6 невыбранных строк матрицы,этот уровень лежит ниже нижнего уровня напряжения на базах элементов 9и 10 выбранного элемента 1. Таким образом, среди элементов 3, 9 и 10,эмиттеры которых подключены к входувыходу 7, 8 с включенным током записи, самый высокий потенциал на базеу элементов 9 или 10 выбранного элемента 1 не зависит от его состоянияи, следовательно, ток записи ответвится в эмиттер этого элемента, что5приведет к установке выбранного элементав требуемое состояние. В режиме считывания информации выборкастроки матрицы, содержащей нужныйэлемент 1, осуществляется аналогичнорежиму записи, на шине 5 устанавливается напряжение, равное напряжениюна входе.,6 выбранной строки матрицы,а для. выборки нужного столбца матрицы в соответствующие входы-выходы 7,8 включаются токи считывания. Токсчитывания, включенный в узел, соответствующий эмиттеру управления эле"ментов 9 или 10 выбранного элемента1 с низким уровнем напряжения на базе, протекает в соответствующем эмиттере элемента 3 элемента 2, так какв момент включения тока считыванияэтот элемент имеет самый высокий базовый потенциал. Ток считывания,включенный в узел, соответствующийэлементу 9 или 10 выбранного элемента 1 с высоким базовым потенциалом,по завершении формирования уровнянапряжения на базе элемента 3 целиком протекает в выбранный элемент 1,В результате описанного распределениятоков считывания на входах-выходах 7,8 выбранного столбца матрицы сформи"руются логические напряжения в соответствии с состоянием выбранного элемента 1, На входе-вых е 7, 8, гдеток считывания протекает в элементе3, формируется напряжение низкого логического уровня, равное напряжениюна базе элемента 3 минус напряжение40между базой и соответствующим эмиттером элемента 3, а на другом входевыходе 7, 8 Формируется напряжениевысокого логического уровня, равноевысокому базовому уровню в выбранномэлементе 1 минус напряжение междубазой и эмиттером соответствующегоэлемента 9 или 10.Элементы 2 выполняют две функцииФормирование информационной разностипотенциапов на информационных входахвыходах 7, 8 и предотвращение включения тока считывания в элементы 9 или10 выбранного элемента 1 что можетпривести к ложной записи, Наиболее оптимальное выполнение обеих функций в данном устройстве достигается в том случае, когда базовое напряжение элемента 3 занимает средний уровень между высоким и низким уровнями напряжений в выбранном элементе 1. Для обеспечения такого соотношения необходимо подобрать величину сопротивления элемента 4, При использовании в накопителе элементов 1 с резистивными нагрузками сопротивление элемен" та 4 равно половине номинального сопротивления нагрузочных элементов 12 и 13,Таким образом, предлагаемый накопитель обладает по сравнению с известными более высокой устойчивостью к разбросу параметров компонентов; что позволяет повысить надежность его работы в условиях воздействия внешних дестабилизирующих Факторов и тех" нологичность при производстве. Применение накопителя наиболее целесообразно в интегральных микросхемах ОЗУ малой информационной емкости, содержащих элементы памяти с линейными нагрузками, например в ИС ОЗУ типа К 15 ООРУО 3 емкостью 64 к 4 бит,Формула и з о б р е т е н и яНакопитель, содержащий матрицу элементов памяти, элементы предотвращения ложной записи, каждый из которых состоит из ключевого элемента на двухэмиттерном транзисторе и элемента смещения на резисторе, первый и второй выводы которого подклю" чены соответственно к базе двухэмиттерного транзистора ключевого элемента и шине напряжения смещения накопителя, в каждом столбце матрицы первые и вторые информационные входьгвьг ходы элементов памяти подключены соответственно к первому и второму эмиттерам двухэмиттерного транзисто- ра ключевого элемента соответствующего элемента предотвращения ложной записи, о т л и ч а ю щ и й с я тем, что, с целью повышения надежности накопителя, в каждом элементе предотвращения ложной записи коллектор двухэмиттерного транзистора ключевого элемента подключен к его базе.53 б 442 город, ул. Гагарина, 10 Производственно-издательский комбинат "Патент",Редактор Заказ 11 ВНИИПИ Г Составитель А.ЕршоваПетрова Техред М,Ходанич Корректор И Тираж 473 Подписноерственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб., д. 4/5