Запоминающее устройство

(19) А 5 И 4 С 11 С 29/О РЕТЕНИЯ ТВУ У СВИД К АВТОРС льств ССР71.Р82,ОЙСТВОится к запомиожет найти приислительных мафункциональных ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИ(54) ЗАПОМИНАЮЩЕЕ УСТР (57) Изобретение относ нающим устройствам и м менение в цифровых выч шинах, выполненных на узлах с большой степенью интеграции.Цель изобретения - повышение быстродействия запоминающего устройства,Поставленная цель достигается за счетвведения блока исправимости ошибок,который содержит дешифратор 13 кратности ошибок, группу 15 регистров,коммутатор 16, элемент 19 сравнения,первую группу элементов ИЛИ 17, вторуюгруппу элементов ИЛИ 20, элемент 21задержки, регистр 18, узел 13 памятиконтрольных групп, Запоминающее устройство позволяет практически сразуопределить исправимость ошибок в считанном слове, а также уменьшить всреднем на 507 время получения достоверной информации при обращении кячейке накопителя с ошибками, вызванными отказами запоминающих элементов.1 з.п. ф-лы, 2 ил,Изобретение относится к запоминающим устройствам и может цайти применение в цифровых вычислительных машинах, выполненных на функциональных узлах с большой степенью интеграции,Цель изобретения - повышение быстродействия запоминающего устройства.На фиг, 1 представлена структурнаясхема запоминающего устройства, ца 10фиг, 2 - схема блока проверки исправимости ошибок.Запоминающее устройство содержитблок памяти, состоящий из накопителя1, адресного 2 и разрядного 3 блоков, 15регистра 4 адреса, регистры прямого 5и инверсного 6 кода, блок 7 сравнения,счетчик 8, распределитель 9 неисправных разрядов, блок 10 кодирования,буферный регистр 11, блок 12 провер-, 20ки исправимости ошибок (блок местногоуправления, сицхроцизирующий работувсех блоков запоминающего устройства,не показан).Блок 12 содержит учел 13 памяти 25контрольных групп, дешифратор 14кратности ошибок, группу 15 регистров, коммутатор 16, первую группу 17элементов ИЛИ, регистр 18, элемент19 сравнения, вторую группу элементов 30ИЛИ 20, элемент 21 задержки,Устройство работает следующим образом.При записи адрес ячейки, в которую необходимо записать информацию, постУ 35 пающую в блок 10, подается на вход регистра 4.В блоке 1 О слово кодируется применяемым корректирующим кодом и записывается в накопитель 1 через регистр 40 5 по данному адресу,При считынации адрес ячейки, на которую нужно считать информацию, поступает в регистр 4, откуда и передается в блок 2, Слово по данному адре су считывается из накопителя 1 и через блок 3 поступает в регистр 5 и блок 10, где проверяется с помощью контрольных проверок есть ли ошибка в слове, Если ошибки нет, то слово 50 поступает ца выход системы. В случае, если ошибка иметеся, то слово инвертируется и записывается в накопитель 1 по тому же адресу,55 и вновь считывается, поступая теперьуже в регистр 6, Далее слово передается с инверсного выхода регистра 6 в блок 10, где снова проверяется на налиние ошибки. Если ошибки цет, то. глони поступает на выход устройства. Если ошибка имеется, то содержимое регистров 5 и 6 поступают на блок 7 сранцеция. На выходе этоЙ схемы появляются единицы н тех ра ,рядах, н которых совпадают содержимое ре гистров 5 и 6, те. в тех разрядах, в которых происходят отказы. Эти единицы поступают ца счетчик 8, а их расположение передается в распределитель 9. Каждое состояние счетчика 8 через распределитель 9 поступает на счетные нхолы регистра 5, поспе чего преобразованное слово передается в блок 10, где каждый раз проверяется на наличие ошибки, Подобные проверки осуществляются до тех пор, пока блок 10 кодирования не выдает сигнал об отсутствии ошибки,Одновременно с рабогои счетчика 8 по перебору комбинаций информация об отказавших разрядах поступает с блока 7 в блок 12 проверки исправимости ошибки, который определяет будет ли найденная схемой перебора комбинация в позициях отказавших разрядов единственной, удовлетворяющей алгоритму декодирования (т.еистинной. постоверной информацией после декодирования) или нетЭто может быть реализовано, например, таким образом. Позиционный ряд считанных разрядов поступает в узел 13 памяти контрольных групп, с помощью которого определяется, какими контрольными группами проверяются отказавшие разряды Данная информация фиксируется группой регистров .15, в которой будет задействовано столько регистров, какова кратность ошибки, указанная в дешифраторе 14, а именно в первый из регистров группы 15 записываются те контрольные группы, которые проверяют первый из отказавших разрядов в слоев, во второй регистр - те контрольные группы, которые проверяют второй отказавший разряд слова и т.п. При этом в разряд каждого из регистров группы 15 записываются "1", если соответствующая контрольная группа проверяет этот отказавший разряд, В противном случае в соответствующий разряд записывается "0. По окончании записи содержимое первых двух регистров группы 15 через группу поразрядных элементов ИЛИ 17 поступает на регистр 18. Каждое последующее слово (третье, четвертое и т.д.)с регистров группы 15 через коммутатор 16 считывается на элемент 19 сравнения, При этом коммутатор 16 поочередно подает на вход "лемен а 19 со- .держимое (3-2) регистров группы 15,где 3 - это кратность отказа, определенная дешифратором 1 ц группы (т.е,количество задействованных в данномслучае регистров группы 15). Наэлемент 19 сравнения считывается логическая дизъюнкция одноименных разрядов первого и второго слова (т,е. содержимое рабочего регистра 18) и происходит сравнение с содержимым последующего (первоначально третьего)регистра группы 15. Если очередноеслово не равно содержимому рабочегорегистра 18, то оно считывается изрегистров группы 15 через коммутатор16, группу элементов ИЛИ 20, элемент21 задержки и записывается в рабочийрегистр 18, после чего оно сравнивается с содержимым четвертого регистраи т.д. Эта последовательность действий повторяется до тех пор, пока небудет либо сосчитан последний регистргруппы 15, либо пока не появигся сигнал "Неисправимая ошибка".В первом случае ошибка путем перебора будет исправимой, т.е, первоеслово, которое будет образовано счетчиком 8 и которое не выдает сигнал"Неисправимая ошибка декодирования",будет единственным и искомым,В случае, если элемент 19 сравнения выдает сигнал "Неисправимая ошибка", то это значит, что подобной схемой перебора ошибка однозначно исправлена быть не может,Таким образом, предлагаемое запоминающее устройство позволяет практически сразу определить исправимостьошибок в считанном слове, уменьшитьв среднем на 507 время получения достоверной информации при обращении кячейке накопителя с ошибками, вызванными отказами запоминающих элементов.Формула изобретения1. Запоминающее устройство, содержащее блок памяти, регистры прямого и инверсного кода, блок сравнения, счетчик, распределитель неисправных разрядов, блок кодирования, буферный регистр, информационные вход и выход которого соединены соответственно с первыми информационными выходом и вхо 45 соединен с входом дешифратора кратности ошибок и является входом блокапроверки исправимости ошибок, выходузла памяти контрольных групп соединен с первым входом управления коммутацией коммутатора и с первым информационным входом группы регистров,второй информационный вход которойсоединен с первым информационным выходом дешифратора кратности ошибок, второй информационный выход которого соединен с вторым входом управления ком 50 55 5 10 15 20 25 30 35 40 дом блока кодирования, вторые информационные вход и выход которого являются соответственно информационными входом и выходом устройства, а третьи информационные вход и выход соединены соответственно с первыми информационными выходом и входом регистра прямого кода, вторые информационные вход и выход котороо соединены соответственно с информационными выходом и входом блока памяти, адресные входы которого являются адресными входами устройства, вход регистра инверсного кода соединен с информационным выходом блока памяти, а выход соединен с четвертым информационным входом блока кодирования и первым входом блока сравнения, второй вход которого соединен с третьим информационным выходом регистра прчмого кода, первый выход блока сравнения соединен с входом счетчика, выход которого соединен с входом количества неисправных разрядов распределителя неисправных разрядов, вход позиции неисправного разряда которого соединен с вторым выходом блока сравнения, а выход распределителя неисправных разрядов соединен с третьим информационным входом регистра прямого кода, о т л и ч а ю щ е ес я тем, что, с целью повышения быстродействия устройства, оно содержит блок проверки исправимости ошибок, выход которого соединен с входом управления буферного регистра, а вход соединен с. третьим выходом блока сравнения.2, Устройство по п. 1, о т л и ч а ю щ е е с я тем, что, блок проверки исправимости ошибок содержит дешифратор кратности ошибок, группу регистров, коммутатор, элемент сравнения, две группы элементов ИЛИ,элемент задержки, регистр, узел памяти контрольных групп, вход которогоКНТ СС ул. Гагарина, 101 оизводственно-издательский комбинат Пате11 п Уж мутацией коммутатора, выход которого соединен с первым входом элемента сравнения, второй вход которого соединен с выходом регистра, информаци 5 онный вход которого соединен с выходами элементов ИЛИ первой группы, входы которых соединены с соответствующими вторым и третьим выходами группы регистров, выход элемента сравнеЗаказ 7963/54 Тираж 558 ВНИИПИ Государственного комитета п 113035, Москва, Ж ния является выходом блока Проверкиисправимости ощибок и соединен с инверсными входами элементов ИЛИ второй группы, прямые входы которыхсоединены с выходом регистра, входуправления режимом которого соединен с выходом элемента задержки,вход которого соединен с выходами элементов ИПИ второй группы,