Патенты с меткой «многоразрядных»

Номер патента: 255653

Опубликовано: 01.01.1969

Авторы: Ажоткин, Хлебников

МПК: G06F 3/023

Метки: двоичных, кодов, коммутатор, многоразрядных

...и подключены к коллектору соответствующего ключа, а их катоды подключены к поразрядным выходам соответствующих регистров хранения кодов. Изобретение относится к области вычислительной техники.Известны коммутаторы многоразрядных кодов, содержащие регистры, транзисторные ключи, диоды, дешифратор и элементы индикации.Предложенное устройство отличается от известных тем, что в нем аноды диодов каждой группы объединены и подключены к коллектору соответствующего ключа, а их катоды подключены к поразрядным выходам соответствующих регистров хранения кодов.Это позволяет упростить устройство.Схем а коммутатора многор азрядных двоичных кодов представлена,на чертеже. Он содержит многоразрядные регистры 1 - 4, хранящие двоичные коды, группы...

Номер патента: 271887

Опубликовано: 01.01.1970

Авторы: Кораблев, Персии, Техкич, Фокин

МПК: G06F 3/02

Метки: вычислительные, многоразрядных, набора, передачи, цифровые, чисел

...и т. д., а разряды (и+1) - к устройству 8 приема кода и-го разряда числа.Одноименные разряды сдвигающих регистров подключены к устройству индикации 9.Число набирают последовательным нажатием на клавиши наборного устройства 1, начиная со старшего разряда числаПри этом подается сигнал на входные шины шифратора 2, на выходных шинах которого, появляют ся сигналы в соответствии с кодом цифры нажатой клавиши.Сигналы с выходных шдн шифрапора 2поступают на входы первых разрядов своих сдвигающих регистров 4, которые запоминают состояние шин.При отпускании клавиши на вход формирователя одиночных импульсов 8 подается сигнал для формирования импульса сдвига. 1 Лмпульс сдвига с формирователя подается на 25 шины сдвига регистров 4, и состояние...

Номер патента: 518785

Опубликовано: 25.06.1976

Авторы: Кричевский, Меркурьев, Руденко

МПК: G06K 19/06

Метки: многоразрядных, перфокарт, признаков, совокупности, сортировки

...неполных индексов классификациии поиска в пределах одного классификационного уровня может быть применена схеманабора, позволяюшая устанавливать одинили нескодько разрядов кода признака ПОЗв виде интервалов "0-7", "0-3", "4-7".Так как в устройстве применена восьмерочная система счисления,то интервал "0-7"соответствует исключению классификационного разряда признака, т. е. имеет неполный индекс.Устройство работает следующим образом,Коды ПОД передаются из читающегоблока 1 по 80 каналам связи параллельнымкодом, составляя И признаков по т: ф80разрядов каждый, на схему свертки 3, Параллельный код преобразуется в параллельно-последовательный, при этом коды признаков следуют один за другил ( в соответствиис управляющими сигналами блока...

Номер патента: 548869

Опубликовано: 28.02.1977

Авторы: Золотовский, Коробков

МПК: G06J 1/02

Метки: интегратор, многоразрядных, потоков, приращений

...1 5, = Р:".,(Х, + Л , + 5 1) 5,=РРХ,+Л 1,+5 ) где (ЛХ,+ЛУ;+5) - алгебраическая сумма входных приращений ЛХ;, Лупоступающих на вход устройства в 1-и шаге интегрирования, и остатка квантования 5; сформированного в предыдущем шаге интегрирования; гпос 15; - модуль остатка квантования в 1-м шаге; 31 дп 5; - знак остатка квантования в 1-м шаге; Р в- функция расчленения, позволяющая выделить часть числа с разряда 1 по разряд т включительно.Рассмотрим как реализуется приведенный алгоритм в описываемом устройстве.Сформированная в сумматоре сумма ЛХ;4-ЛУ;+5;, поступает на входы элементов 2, 3, 4. Элемент 4 реализует первое уравнение системы (1), На второй вход элемента 4 поступает управляющий сигнал, выделяющий приращение ЛЛ; (т. е,...

Номер патента: 549807

Опубликовано: 05.03.1977

Авторы: Анцут, Левитин, Стоенко

МПК: G06F 7/38

Метки: многоразрядных, нормализации, чисел

...рого управляющих выходов анализатора ко 1 2 3 4 5 6 7 8 О О О О О О 1 О О О О О О О 1 О О О О О О О О Анализатор кода 7 представляет собой схему, фиксирующую равенство нулю содержимого шифратора 5, А так как нулевой код на выходе шифратора 5 означает (см,в слове, Шифратор 5 преобразует число ведуших нулей в двоичный код денормализации КДМ (см,таблицу).Дешифратор 3 по значению КДМ формирует управляющие сигналы, включающие необходимые цепи регистра сдвига 2, на который предварительно заносится содержимое сумматора мантисс 1, т, е, старшее слово. Если это слово не равно нулю, т,е, КДМО, то на первом управляюшем выходе анализатора кода денормализации 7 будет сигнал, управляющий занесением содержимого шифратора 5 в сумматор характеристик 4....

Номер патента: 773621

Опубликовано: 23.10.1980

Авторы: Корчагин, Кравцов, Лакийчук, Садомов, Хохлов

МПК: G06F 7/52

Метки: многоразрядных, умножения, чисел

...регистры, датчикслучайных чисел 3, первый 4 и второй 5 блоки сравнения, дешифраторб, первый 7 и второй 8 блоки элементов ИЛИ, элемент ИЛИ 9, счетчикнакопитель 10 и дополнительный счетчик 11.Приемные регистры 1, 2 соединеныс блоками сравнения 4, 5 и дешифратором б. Датчик 3 случайных чиселсоединен с блоками сравнения 4, 5,выходы которых подключены к дешифратору б. Группы выходов дешифратораб подключены ко входам блоков элементов ИЛИ 7 и 8, выходы которых соединены со входами дополнительногосчетчика 11. Выходы дополнительногосчетчика 11 и дешифратора б соединены со входами элемента ИЛИ 9, выходкоторого соединен со входом счетчика-накопителя 10.В предлагаемом устройстве реализовано вероятностное тернарное (трехсимвольное) представление...

Номер патента: 1030854

Опубликовано: 23.07.1983

Авторы: Ваняшев, Листаров, Мякиньков

МПК: G11C 29/00

Метки: блоков, многоразрядных, памяти

...е состояние "0", Приэтом на выходах счетчика 5 (нанииформационных входах блока 8 памяти )устанавливаются "нули", в результа030854 3те чего на выходе. элемента ИЛИ-НЕ 11 появляется сигнал "1", разрешающий работу счетчика 2. С прямого выхода триггера 4 на управляющий вход счетчика 1 поступает сигнал "0", 5 блокирующий его работу, С инверсного выхода триггера 4 поступает сигнал "1", задающий режим "Запись" в блоке 8 памяти и разрешающий поступление адресов на его входы со счет- О чика 2 через элементы И 6, На выходе триггера 3 устанавливается сигнал "0", блокирующий работу элемента И 12.Особенностью работы устройства 5 является то, что счетчики 1, 2 и 5 и триггеры 3 и 4 при воздействии сигнала "1" по счетному входу переключаются по...

Номер патента: 1038935

Опубликовано: 30.08.1983

Авторы: Громаковский, Левина

МПК: G06F 7/06

Метки: выделения, двоичных, значащих, кодов, многоразрядных, последовательности, разрядов

...разрядов, кроме К"го , соединен с вторым адресным входоч (1+1)-го накопителя и с информационным входом промежуточного регистра (1+1 )-го блока для последовательного ьыделения значащих раэря" дов вьи,о,:1 регистра результата К-го блока для последовательного выделенля значащих разрядов является инФормдционным зыхо,ом устроиства, Вы 4 О ход каждо о :-го накопителя соединен с втао.,ч информационным входом узла Выделен я значащих разрядов 1-го блока для последовате.пьного выделения значащих разрядов, выходы всех узлов оценки количества значащих разрядов, кроме первого, соединены с соответствующими Вход"ми Второй группы входов узла управления, первый и второй Выходы которого соединены соответственно с управляющими входом узла выделения...

Номер патента: 1163321

Опубликовано: 23.06.1985

Авторы: Евстигнеев, Евстигнеева

МПК: G06F 7/49

Метки: ичных, многоразрядных, сложения, чисел

...подключен к прямому выходусумматора нулевиэации, а выход - к 116332и-му входу второго элемента ИЛИ следующего с 1-ичного разряда устройства ик управляющему входу блоков переноса того же с( -ичного разряда устройства.Изобретение относится к вычислительной технике и может быть использовано для построения быстродействующих арифметических устройств ЭВМ,Цель изобретения - повышение быстродействия.Ж чертеже представлена структурная схема одного с 1-ичного разряда устройства для сложения многоразрядных и-ичных чисел для и 3, ОУстройство содержит матричные сумматоры 1-3 с входными дешифратора" ми 4-9, блок 10 хранения констант, сумматор 11 нулевизации, блоки 12-14 переноса, элементы И 5-17 и ИЛИ 18 . 1 и 19. Устройство имеет три группы входов...

Номер патента: 1388957

Опубликовано: 15.04.1988

Автор: Сморчков

МПК: G11C 29/00

Метки: блоков, многоразрядных, памяти

...К=п мультиплексоров 15. Входы кажлого мультиплексора 15, входящего в состав блока 4 коммутации, соединены с входами 12 в соответствии с табл. 2.Устройство работает следующим образом.Блок 1 управления задает счетчику 2 адреса режим последовательного обращения ко всем адресам контролируемого блока 19 памяти.В первый цикл записи по всем адресам блока 19 памяти по информационным разрядам 1 Зь 13 з, 13 з 13, 1 производится запись разрядов адреса в соответствии с табл. 1 и первым столбцом табл. 2, по разрядам 132, 134, 136 13 производится запись инверсной информации 13,=13 ь,213 =13 ь Затем следует цикл считывания по всему обьему блока памяти. Информация выходных разрядных шин контролируемого блока 19 памяти поступает на входы 14 блока 5...

Номер патента: 1495854

Опубликовано: 23.07.1989

Автор: Петров

МПК: G11C 29/00

Метки: блоков, многоразрядных, оперативной, памяти

...2 тактов, т.е. ;когда на втором выходе счетчика 3 устанавливается уровень логической "1", происходит первый цикл считывания информации из БОП, В процессе считывания информации из БОП выходы шинного формирователя 12 данных под воздействием логической "1" на управляющем входе находятся в высокоимпедансном состоянии. Проинвертированная входным регистром 11 информация из БОП поразрядно сравнивается в блоке сравнения на группе сумматоров 13 по модулю два с информацией, хранящейся в БПП 10, Обобщенный результат сравнения появляется на выходе п-входоввто элемента И-НЕ 14, ко 14958546торый является выходом блока сравнения. При наличии ошибки в считанной информации на выходе и-входового элемента И-НЕ 14 появляется логи 5евческая 1 , к о...

Номер патента: 1529230

Опубликовано: 15.12.1989

Авторы: Бурмистров, Давыдов, Платонов, Тишков

МПК: G06F 13/00

Метки: датчиков, дискретных, информации, многоразрядных, сбора

...которые поступают на первые входы элементов И 39 и 40. Вначале импульсы проходят на выход 26, а затем на выход 27. Переключение их с 26 выхода осуществляется сигналом с выхода Е счетчика 36. Этот жесигнал поступает на выход 28, Счетчикпредназначен для подсчета Ю количест,ва импульсов, Выход К изменяет своесостояниепосле поступления на счетчик М(2 импульсов, Таким образом, навыходах 26 и 27 будет сформированопо Я(2. импульсов, На выходе 2 К счетчика 36 появляется сигнал 49 переполнения, который через вход ОСБ элемента ИЛИ 31 устанавливает в нулевое состояние счетчики 32 и 36 и триггеры37 и 41 - блок 17 готов к формированию следующего цикла импульсов,Устройство работает следующим образом.При включении питания устройствоприводится...

Номер патента: 1536444

Опубликовано: 15.01.1990

Авторы: Марков, Семенов

МПК: G11C 29/00

Метки: блоков, многоразрядных, памяти

...так и на вторые входы И блоков 9 сравнения, на первые входы которых подается считываемая из контролируемого многоразрядного блока памяти тестовая последовательность. И блоков 9 сравнения служат для сравнения данных, считанных из контролируемого многоразрядного блока 11 памяти по заданным последовательностям адресов, с данными, которые былизаписаны по тем же последовательностям адресов, и работают следующим образом еСчитываемые из контролируемого многоразрядного блока 11 памяти коды без изменения поступают на первые входы М блоков 9 сравнения, которые осуществляют поразрядное сравнение поступающих на них кодов. По результатамсравнения информации, записанной в контролируемый мно" горазрядный блок 11 памяти и считанной из него,...

Номер патента: 1661757

Опубликовано: 07.07.1991

Авторы: Горовой, Тихомиров, Шинкевич, Яхимчик

МПК: G06F 7/38

Метки: каскадное, многоразрядных, операндов, ортогонального, сдвигов, типа

...младших разрядов на пять разрядов,тогда на входах разрядов входа 11 25установлены значения параметра сдвига соответственно 1-0-1, т,е, формирование результата на выходе 10 осуществлялось последовательно первойстрокой коммутаторов 1 (сдвиг на 1разряд), второй строкой коммутато 1 ов 1 (сдвиг на 0 разрядов) и третьейстрокой коммутаторов 1 (сдвиг на4 разряда), Выходы 18 дешифраторов 2аходятся в состоянии логического "О"(фиг. бг) и закрывают транзисторы 37подзаряда всех строк матрицы коммутаторов 1 и всех коммутаторов 5 группы,За счет разрешения сдвига высокимуровнем на входе 12 управляющие входы 21 и 22 передачи и сдвига коммутаторов 1 и 5 соответственно установлены в значении 0-1 в коммутаторах1 первой и третьей строки и первоми третьем...