Запоминающее устройство с коррекцией однократных ошибок

СО)ОЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 19) (11) 311 11 С 29/00 ГОСУДАРСТВЕННЫИ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ПИСАНИЕ ИЗОБРЕТЕНИЯАВТОРСКОМУ СВИДЕТЕЛЬСТВУ Кизо ан(22) (46) (72) (53) (56) В 113 (54) ЦИЕЙ 111375404271986/24-2411,05.8723.12.89, Бюл, В 47А.Л.Самойлов628.327.6(088.8)Авторское свидетельство СССР7540, кл, Г 11 С 29/00, 1985ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С КООДНОКРАТНЫХ ОШИБОК Изобретение относится к вычис й технике и может быть испол запоминающих устройствах. Ц изобретения - расширение функциональных возможностей устройства за счетобеспечения диагностики и локализации ошибок. Устройство содержит основной блок 1 памяти, блок 2 управления, блок 3 кодирования, дополнительный блок 4 памяти, блок 5 сумматоров по модулю два, мажоритарные элементы 6, имеющие выходы 7, блок 8сравнения, элемент И 9, триггер 10,элемент 11 индикации, дополнительныесхемы сравнения, дополнительные сумматоры по модулю два, элементы индикации, 2 ил,Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах иявляется усовершенствованием изобре 5тения по авт.св. У 1137540,Цель изобретения - расширение функциональных возможностей устройства засчет диагностики и локализации ошибок.На фиг. 1 и 2 приведена структурная схема запоминающего устройства скоррекцией однократных ошибок.Устройство содержит основной блок1 памяти, блок 2 управления, блок 3кодирования, дополнительный блок 4памяти, блок 5 сумматоров по модулюдва, мажоритарные элементы 6, имеющие выходы 7, блок 8 сравнения, элемент И 9, триггер 10, элемент 11 индикации, дополнительные схемы 12 срав 20нения, дополнительные сумматоры 13 помодулю два, дополнительные элементы14 индикации,Устройство работает следующим образом. 25Режим записи. В этом режиме на управляющие входы устройства поступаютимпульс обращения, признак операции"Запись" (потенциал "1"), информационное слово и код адресаИмпульс обращения и признак Запись подаются навходы блока 2 управления, информационное слово параллельным К-разряднымдвоичным кодом подается на входы 1основной памяти и на блок 3 (не показаны).Разряды информационного слова иразряды контрольной информации, полученной в блоке 3 кодирования, записываются соответственно в основную1 и дополнительную 4 память по импульсу записи с выхода блока 2 управления.Режим считывания с коррекцией однократных ошибок.В этом режиме на вход устройства 2 45управления поступает импульс обращения, а на другой вход - признак операции "Считывание", В блоке 2 управления признак "Считывание" (потенциал"0") запрещает формирование импульсов50записи на одном из выходов и разрешает формирование синхроимпульса надругом выходе. С первого выхода блока 2 управления потенциал "Считывание"поступает на управляющий вход основной 1 и дополнительной 4 памяти. По55коду адреса из блоков основной 1 идополнительной 4 памяти считываетсяосновная и избыточная информация. При отсутствии ошибок в разрядах основной 1 и дополнительной 4 памятина всех трех входах мажоритарногоэлемента 6 будут одинаковые значения,равные значению выхода основной памяти 1 соответствующего разряда. Если при считывании из основной 1 илидополнительной 4 памяти появляетсяошибка в одном из разрядов, то надвух из трех входах мажоритарногоэлемента 6 будет верное значение; приэтом на его выходе 7, как и в случаеотсутствия ошибки, будет значение,соответствующее истинному значениюкорректируемого разряда информацииосновной 1 памяти.Режим считывания с обнаружениемоднократных и двукратных ошибокПри появлении однократных ошибокв разрядах основной 1 или дополнительной 4 памяти устройство производит не только их коррекцию, но и формирует сигнал ошибки с индикациейнеисправности в блоке обнаруженияошибок, При появлении однократнойошибки на одном из трех входах одного мажоритарного элемента 6, сигналотличается от сигналов на двух других входах этого же мажоритарногоэлемента (возникает неравнозначность).Поскольку входы мажоритарных элементов 6 соединены с соответствующимивходами трехвходовых блоков 8 сравнения блока обнаружения, то на выходеодного из блоков 8 сравнения будетсигнал неравнозначности (лог, 0) .Следовательно, на выходе элемента И9 также будет лог. "0", который поступает на П-вход триггера 10 и сприходом импульса опроса из блока 2управления на С-вход триггера 10 внего записывается сигнал ошибки, Одновременно загорается элемент 11 индикации ошибки,При появлении двукратной ошибкив разрядах основной 1 и(или) дополнительной 4 памяти также происходитформирование сигнала "Ошибка" на выходе устройства,Индикация ошиоок.При появлении однократных ошибокв блоках основной 1 или дополнительной 4 памяти на третьем входе мажоритарного элемента 6 соответствующегоразряда блока исправления ошибок будет искаженная информация. На двухдругих входах мажоритарного элемента6 будет информация, соответствующая5153 истинному значению этого разряда, в результате чего на выходе этого мажоритарного элемента будет правильное (исправленное) значен е данного раз-. ряда. В этом случае на входы соответствующего разряда дополнительных схем 12 сравнения поступают неравнозначные сигналы, что вызывает свечение соответ ствующего светодиода блока 14 индикации ошибок. Так, если, например, ошибка имеется в работе первого разряда блока 1 основной памяти, то на третьем входе мажоритарного элемента 6 первого разряда будет искаженная информация, а на выходе мажоритарного элемента 6 (в результате исправляющих свойств сумматоров 5 и мажоритарного элемента 6) будет правильное значение, Верное и неверное значения первого разряда поступают на входыпервого разряда схем 12 сравнения и светодиод, подключенный к его выходу загораяется, индицируя неисправность первого разряда блока 1 основной памяти. ЕСли неисправность возникла в блоке 4 дополнительной памяти, то ошибка будет индицироваться на одном иэ светодиодов, подключенных к выходам дополнительных 13 сумматоров по модулю два. На каждый из сумматоров блока 13 11746информация заводится в соответствии спорождающей Н-матрицей. Формула изобретения 5Запоминающее устройство с коррекцией однократных ошибок по авт.св.В 1137540, о т л и ч а ю щ е е с я тем, что, с целью функциональных воз можностей устройства за счет обеспечения диагностики и локализации ошибок в него введены дополнительные схемы сравнения по числу разрядов основного блока памяти, дополнительные сум магоры по модулю два по числу разрядов дополнительного блока памяти идополнительные элементы индикации почислу разрядов основного и дополнительного блока памяти, первые входы 20 дополнительных схем сравнения соединены с соответствующими выходами основного блока памяти, выходы мажоритарных элементов соединены с вторымивходами соответствующих дополнитель ных схем сравнения, выходы основногои дополнительного блоков памяти соединены с соответствующими входами дополнительных сумматоров по модулюдва, выходы дополнительных схем срав нения и сумматоров по модулю два соединены с соответствующими дополнительными элементами индикации.1531174 зфсЪч Е Составитель Ю.Сычеактор Г,Волкова Техред Л.Олийнцк Корректор Э.Лончакова дписноеоткрытия, д. 4/5 Производственно-издательский комбинат "Патент", г, Ужгор Гагарина, 1 Заказ 7963/54 Тираж 558 ПоВНИИПИ Государственного комитета по изобретениям и м при ГКНТ СС113035, Москва, Ж, Раушская наб