Запоминающее устройство на моп-транзисторах

(51 ИЕ ИЗОБРЕТЕ ОП ОРСК ничес (Леи СССР86.НА МОПвычис ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ(71) Ленинградский электротекий институт им, В,И,Ульяновнина)(57) Изобретение относится к лительной технике и может быть использовано для построения оперативных запоминающих устройств. Цельизобретения - повышение быстродействия устройства. Поставленная цельдостигается тем, что устройство содержит злемент И 17 и блок записи,состоящийиз трех транзисторов 6-8,двух элементов нагрузки 11,12, двухинверторов 13,14 с соответствующимисвязями. Элемент И 1 вырабатываетв блок записи сигнал разрешения записи сразу после окончания переходных процессов на разрядных шинах 2021 устройства. 1 ил.Изобретение относится к вычислительной технике, может быть использовано для построения оперативныхзапоминающих устройств, и являетсяусовершенствованием устройства поавт.св,1365129,Белью изобретения является повышение быстродействия устройства.На чертеже представлена схема за- Опоминающего устройства.Устрочство содержит элементы 1памяти, МОП-транзисторы и-типа 2 - 8и нагрузочные элементы 9 - 12, инверторы 13 - 15, элементы И-НЕ 16 и 15И 17 и И"ИЛИ-НЕ 18, адресные шины 19,разрядные шины 20 и 21, информационный вход 22 устройства, вход 23 управления записью устройства, вход 24управления чтением устройства, выход 2025 индикации окончания переходныхпроцессов устройства.Запоминающее устройство работаетследующим образом.В режиме хранения на адресные шины 19 всех элементов 1 и на входы 23и 24 управления записью и чтением по"даются низкие потенциалы. В результате закрыты транзисторы 2 и 3, навыходе элемента 17 также имеется низкий потенциал, который закрываеттранзисторы б ии на входе инверторов 3 и 14 будут высокие потенциалы, а на их выходе - низкиепотенциалы, которые закрываюттранзисторы 4 и 5, т.е. наразрядных шинах 20 и 21 устройства имеются высокие потенциалы, на выходе элемента 16 - низкийпотенциал на выходе элемента 18 -40высокий потенциал, а на выходе 25устройства (выходе инвертора 15)низкий потенциал.В режиме чтения информации из элементана соответствующую адресную 45шину 19 подается высокий потенциал,который открывает транзисторы 2 и 3,связанные с этим элементом 1 и низкий потенциал с ее нулевого или единичного выхода (в зависимости от состояния ячейки 1) поступает через одиниз них на одну из разрядных шин 20и 21 устройства, в результате чегона выходе элемента 16 появляется высокий потенциал. Одновременно с этимвысокий потенциал подается на вход24 управления чтением устройства ина выходе элемента 18 появляется низкий потенциал, который вызывает появление высокого потенциала на выходе инвертора 15, т.е. на выходе 25 устройства, что свидетельствует о завершении переходных процессов в этой фазе работы устройства.В режиме записи информации в элемент 1 на соответствующую адресную шину 19 подается высокий потенциал, который открывает транзисторы 2 и 3, связанные с этим элементом 1, и низкий потенциал с ее нул ваго или единичного выхода (в зависимости от состояния элемента 1) поступает через один из них на одну из разрядных шин 20 и 21 устройства, в результате чего на выходе элемента 6 появляется высокий потенциал. Одновременно с этим высокий потенциал подается на вход 23 управления записью устройства и на выходе элемента 17 появляется высокий потенциал, который открывает транзисторы 6 и 7, через которые на вход инвертора 13 поступает сигнал с информационного входа 22 устройства, а на вход инвертора 14 - его инверсия.Если информации, поступающая на вход 22 устройства, совпадает с ранее записанной в элемент 1, то изменения состояния последней не происходит и после того, как сработает один из инверторов 13 или 14 и на его выходе появится высокий потенциал, на выходе элемента 18 появится низкий потенциал, который вызовет появление высокого потенциала на выходе инвертора 15, т.е. на выходе 25 устройства, что свидетельствует о завершении переходных процессов в этой фазе работы устройства.Если же информация, поступающая на вход 22 устройства, противоположна ранее записанной в элемент 1, то после того, как сработает один из инверторов 13 или 14 и на его выходе появится высокий потенциал, произойдет переключение элемента 1, При этом появление низкогс потенциала на выходе элемента 18 произойдет только после того, как завершится это переключение, потому, что в его процессе на обоих разрядных шинах 20 и 21 будут низкие потенциалы, Появление низкого потенпиала на выходе элемента 18, как и в предыдущих случаях, вызовет появление высокого потенциала на выходе инвертора 15, т,е, на выходе 25 устройства, что14 свидетельствует о завершении переходных процессов в этой фазе работы устройсваВозврат в режим хранения осуществляется подачей низкого потенциала на адресную 19 и управления записью 23 и чтением 24 шины устройства. При этом закрываются транзисторы 2 и 3, а если переход осуществляется из режима записи, то и 6 и 7, В результате после завершения переходных процессов в устройстве на его разрядных шинах 20 и 21 появляются высокие Составитель С.КоролевТехред М.Дидык Редактор С.Патрушева Корректор М.Демчик Заказ 3665/48 Тираж 590ВНИИПИ Государственного комитета СССРпо делам изобретений и. открытий1 13035, Москва, Ж, Раушская. наб д, 4/5 Подписное Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 потенциалы, а на выходе элемента 16 - низкий потенциал, что, в свою очередь, вызовет появление высокого потенциала на выходе элемента 18 и низкого потенциала на выходе инвертора 15, т.е. на выходе 25 устройства. После этого устройство снова готово к записи или считыванию информации.В предлагаемом устройстве признаком завершения переходных процессов в режиме записи или чтения является появление высокого потенциала на вы- ходе 25 устройства, а в режиме хранения - появление на нем низкого потенциала. Этот сигнал появляется по окончании реальных переходных процессов при любых величинах задержек транзисторов. Таким образом, в пред" ложенном устройстве индицируются моменты окончания переходных процес сов во всех режимах, что позволяет 118234организовать его работу по реальнымзадержкам транзисторов,Формула изобретения5 Запоминающее устройство на МОПтранзисторах по авт.св, У 1365129,о т л и ч а ю щ е е с я тем, что,с целью повышения быстродействияустройства, оно содержит элемент И,первый вход которого соединен с выходом элемента И-НЕ, а второй вход является входом управления записью устройства, блок записи, состоящий иэтрех транзисторов, двух нагрузочныхэлементов и двух инверторов, выходыкоторых соединены с затворами транзисторов первого и второго элементовзаписи соответственно, а входы соединены с первыми выводами соответственно первого и второго элементов наг"рузки блока записи, вторые выводы которых подключены к шине питания уст ройства, затворы первого и второготранзисторов блока записи соединеныс выходом элемента И, стоки соединены с входами соответственно первогои второго инверторов блока записи,а истоки соединены соответственно сзатвором и стоком третьего транзистора блока записи, исток третьего транзистора блока записи подключен к шине нулевого потенциала устройства,а затвор является информационнымвходом устройства.