Запоминающее устройство с самоконтролем

1411836 Устройство также содержит второй регистр 46 числа.Устройство работает следующим образом.На входы 39-42 поступают соответ-ственно сигналы "Пуск", "Запись",.44 устройство вырабатывает сигнал"Разрешено считывание", Элементы10 27-30 задержки формируют управляющиесигналы.Наличие сигнала "Режим" изменяетработу устройства. Если сигналу "Режим" соответствует "Лог.1", то ис 15 пользуются обе половины блока 1, Впротивном случае вторая половина блока 1 используется для резервирования.При записи информации в блок 120 на входы 45 и 38 устройства поступаютсоответственно код адреса и код записываемого числа, на вход 39 - сигнал "Пуск" и на вход 40 - сигнал"Запись". Триггер 14 устанавливается25 сигналом "Пуск" через элемент ИЛИ 17в состояние, соответствующее подключению первой половины блока 1, Приотсутствии сигнала "Режим" триггер15 через элемент ИЛИ 20 и элемент30 И 36 устанавливается в положение"Считывание". Разрешение выдачи сигнала поступает на вход элемента И 36и элемента ИЛИ 33. При наличии сигнала "Режим" триггер 15 через элементы ИЛИ 21 и И 23 устанавливается вположение "Запись",ки 3 ввода информации,каждый из ко.торых состоит из элементов И 4 и 5.и элемента ИЛИ 6, первый 7 и второй46 регистры числа, блоки 8 сравнения,каждый иэ которых состоит из элемента И 9, элемента И-НЕ 10, элемента ИЛИ 11 и элемента И 12, блок 13управления, в состав которого входяттриггеры 14 и 15, элементы ИЛИ 16-22,элементы И 23-26 элементы 27-30 задержки. Устройство также содержит1блок 31 управления резервированиемсостоящий из элементов ИЛИ 32 и 33,Изобретение относится к вычисЛительной технике, в частности к запоминающим устройствам.Цель изобретения - увеличение информационной емкости и повышение быстродействия устройства.На чертеже изображена структурная схема запоминающего устройства с самоконтролем.Устройство содержит блок 1 памяти, регистр 2 адреса, блоки 3 ввода информации, каждый из которых состоит из элементов И 4 и 5 и элемента ИЛИ 6, первый регистр.7 числа, блоки ,8 сравнения, кажый из которых состоит из элемента И 9, элемента И-НЕ 10, элемента ИЛИ 11 и элемента И 12, блок 13 управления в состав которого входят первый 14 и второй 15 триггеры, первый 16, второй 17, третий 18, четвертый 19, пятый 20, шестой 21 и седьмой 22 элементы ИЛИ, первый 23, второй 24, третий 25 и четвертый 26 элементы И, первый 27, второй 28, третий 29 и четвертый 30 элементы задержки. Устройство также содержит блок 31 управления резервированием, в состав которого входят первый 32 и второй 33 элементы ИЛИ, первый 34, второй 35 и третий 36 элементы И и элемент НЕ 37, Устройство Имеет информационные входы 38, вход 39 пуска, вход 40 записи, вход 41 Считывания, вход 42 режима работы, Информационные выходы 43, контрольИый выход 44, адресные. входы 45. элементов И 34-36 и элемента НЕ 37 В устройстве используется избыточная по сравнению с необходимой емкость блока 1 памяти при отсутствии дефектов или при наличии дефектов по ограниченному числу адресов за счет введения дополнительных управляющих , сигналов и, кроме этого, в результате введения такого режима работы устройства повышается быстродействие благодаря исключению дополнительных операций чтения и записи в обе половины блока памяти, 1 ил.Записываемая информация черезэлементы И 5 и ИЛИ 6 блоков 3 вводаинформации поступают в регистр 7.На входе обращения блока 1 через интервал времени, определяемыйэлементом задержки 29 и элементомИЛИ 18, появляется сигнал "Пуск"Информация из регистра 7 через блоки 8 сравнения принимаетгч в регистр46 по управляющему сигнаоу иэ элемента 30 задержки,При отсутствии сигнала "Режим"информация с выхода триггера 14 через элемент И 35 и элемент ИЛИ 32 поступает на старший адресный входблока 1. На остальные входы поступает информация из регистра 2 адреса. При наличии сигнала "Режим" всяинформация из регистра 2 адреса передается на адресные входы блока 1.В блоках 8 сравнения информация изблока 1 поразрядно суммируется по модулю два с информацией из регистра7Элемент И 9 при наличии сигнала"Режим" разрывает передачу информации иэ блока 1 в блоки 8 сравнения.Сигнал "Конец считывания" с выходаэлемента 27 задержки переводит триггер 14 в положение, соответствующее ЗОвторой половине блока 1. Триггер 15устанавливается в положение "Запись",Информация из регистра 46 приотсутствии сигнала "Режим" записывается во вторую половину блока 1, Сиг- З 5нал нКонец записи" вырабатываетсяэлементом 30 задержки, Триггер 14устанавливается в положение "Считывание" через элементы ИЛИ 19, 20и элемент И 36. Сигнал "Пуск" блока 401 вырабатывается через элементыИЛИ 16, 18, 19 и элемент 29 задержки. Считывание информации из второйполовины блока 1 выполняется аналогично считыванию из первой половины. 45Далее аналогично записи во вторуюполовину блока 1 выполняется записьв первую половину,В режиме "Запись" операции чтенияиз первой половины блока 1, записьво вторую половину блока 1, чтениеиз второй половины и запись в первую половину блока 1 выполняютсятолько при отсутствии сигнала "Репжим, 554В табл. 1 приводятся возможные" варианты результата записи информации при отсутствии сигнала "Режим", поступающей на вход 38 в зависимости от состояния блока 1.Табл. 1 получена в предположении наличия только одного дефектапо двум разрядам одноименных адресов. Знаком "х" обозначается дефект второй половины блока 1, в остальных случаях предполагается дефект первой половины.При отсутствии сигнала "Режим" на выходе 44 сигнал "Разрешено считывание" вырабатывается по сигналу "Конец записи" на выходе элемента 28 задержки через элементы ИЛИ 19 и 26 после записи в первую половину блока 1. Триггер 14 находится в состоянии, соответствующем первой по- ловине блока 1.При наличии сигналов "Режим" и "Запись" выполняется только одна операция "Запись в блок памяти". Номер половины блока памяти определяется старшим разрядом регистра 2 адреса. На выходе 44 сигнал "Разрешено считывание" вырабатывается по сигналу "Конец записи" на выходе элеМента 28 задержки. Запуск элемента 28 задержки выполняется сигналами "Запись" на входе 40 устройства и "Режим" на входе 42 устройства посредством элементов ИЛИ 21 и И 23.При чтении информации на входы устройства поступает код адреса на вход 45, сигнал "Пуск" - на вход 39, сигнал "Считывание" - на вход 41. Выполняется чтение из блока 1 аналогично первому чтению при операции "Запись". Информация из блока 1 поступает в регистр 7 через элементы И 4 и ИЛИ 6 блока 3 ввода информации и при наличии управляющего сигнала с выхода элемента 30 задержки через элемент И 25 и через блоки 8 сравнения передается в регистр 46.Сигнал "Конец считывания" с выхода элемента 27 задержки переводит триггер 14 в положениесоответствующее второй половине блока памяти. При наличии сигнала "Режим" процесс чтения заканчивается, вырабатывается сигнал 44 "Разрешено считывание" с выхода элемента И 26.При отсутствии сигнала "Режим" процесс чтения продолжается. Сигнал "Пуск блока памяти" вырабатывается на выходе элемента 29 задержки.В регистр 46 принимается результат сравнения информации, считаннойиз второй половины блока 1 памяти с информацией, хранившейся в регистре 7, через элементы И-НЕ 10, ИЛИ 11 и И 12 блоков 8 сравнения. Сигнал"Разрешено считывание" на выходе 44 , устройства вырабатывается через элемент И 24, 2 б и элемент ИЛИ 19,В табл. 2 приводится результат считывания записанной информации при наличии дефектов, указанных в табл.1.Сравнение записываемой на входах 38 информации исчитываемой на выходах 43 показывает их полную идентичность, 15Формула из обретенияЗапоминающее устройство с .самоконтролем, содержащее блок памяти, 20 первый и второй регистры числа, блоки ввода информации, блоки сравнения, регистр адреса, входы которого являются адресными входами устройства, а выходы разрядов, кроме старшего, 25 соединены с адресными входами блока памяти, кроме старшего, блок управления, содержащий с первого по четвертый элементы задержки, с первого ,по четвертый элементы И, с первого 30 по пятый элементь 1 ИЛИ, первый.и второй триггеры, причем первые входы первого, второго и пятого элементов ИЛИ и управляющий вход регистра адреса объединены и являются входом, пуска устройства, первый вход первого элемента И и входы разрешениязаписи блоков ввода информации объ,единены и являются входом записи устройства, первые входы второго и 40 третьего элементов И объединены и являются входом считывания устройства, выход третьего элемента И подключен к входам разрешения перезаписи блоков ввода информации, выход 45 первого элемента ИЛИ соединен с первым входом третьего элемента ИЛИ и входом первого элемента задержки, выход которого соединен с вторым входом второго элемента И, с вторым входом третьего элемента ИЛИ и с50 входом установки в "О" первого триггера, выход которого подключен к второму входу третьего элемента И, выход третьего:элемента ИЛИ через третий элемент задержки подключен к ,входу обращения блока памяти, выход первого элемента И соединен с входом установки в "1" второго триггера и через второй элемент задержки - спервым входом четвертого элементаИЛИ, второй вход которого подключенк выходу второго элемента И, выходвторого триггера подключен к входузаписи-считывания блока памяти, выход четвертого элемента ИЛИ соединен с вторыми входами первого и пятого элементов ИЛИ и первым входомчетвертого элемента И, выход, которого является контрольным выходом устройства, выход пятого элемента ИЛИчерез четвертый элемент задержкиподключен к управляющему входу второго регистра числа, к третьему входу третьего элемента И, к второмувходу второго элемента ИЛИ, выходкоторого соединен с входом установкив "1" первого триггера, первые ин-.формационные входы блоков ввода информации являются информационнымивходами устройства, выходы блоков1ввода информации подключены к входам первого регистра числа, выходыкоторого соединены с первыми информационными входами блоков сравнения,выходы которых подключены к информационным входам второго регистра числа, выходы которого являются информационными выходами устройства и соединены с информационными входамиблока памяти, информационные выходыкоторого соединены с вторыми информационными входами блоков ввода информации и вторыми информационнымивходами блоков сравнения, о т л ич а ю щ е е с я тем, что, с цельюувеличения информационной емкости иповышения быстродействия устройства,в него введены шестой и седьмой элементы ИЛИ и блок управления резервированием, причем первые входы шестого и седьмого элементов ИЛИ ивход кода операции блока управлениярезервированием объединены и являются входом режима работы устройства,вторые входы шестого и седьмого элементов ИЛИ подключены соответственно к выходу первого элемента задерж"ки и к выходу первого триггера, выходы шестого и седьмого элементовИЛИ соединены соответственно с вторыми входами первого и четвертого элементов И, входы разрешения считывания и разрешения записи блока управления резервированием подключенысоответственно к входу считыванияустройства и выходу пятого элемента1411836 Таблица 1 Выход блока памяти(4-й этап) Выход блока памяти(3-й этап) 0 0 О О О О О 0 0" О О О" О О 0 О О О 0 оТаблица 2 Информацияв 1-й половине блоИнформацияво 2-й половине блока памяти ка памяти О 0 0 0 О 0 О 0 О 0 ОО О 0 О О О 0 0 О О 0 О 0 ВНИИПИ Заказ 3661 49 Тираж 590 Подписное Произв.-полигр. пр-тие, г, Ужгород, ул. Проектная, 4 ИЛИ информационный и адресный входыблока управления резервированиемсоединены соответственно с выходомпервого триггера и старшим разрядомрегистра адреса, первый выход блокауправления резервированием соединен Записываемая Выход бло- Выход блоинформация ка памяти ка памяти на входах 38 (1-й этап) (2-й этап)Записываемаяинформацияна входах 38 с управляющими входами блоков сравнения, второй и третий выходы блокауправления резервированием подключены соответственно к входу установкив "0" второго триггера и старшемуадресному входу блока памяти. 1-й этап 2-й этап, Выход 43 выход вход устрой- блока 8 блока 8 ства