Многофункциональный регистр

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН А 1 19) (111 11 С 19/О ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ и устых машин.асширетей ре(21) 4054149/24-24(57) Изобретениетельной технике и зовано при построени ройств цифровых вычи Целью изобретения яв ние функциональных в узлов итель Иф 27технический ин етс можно ыполнения операции ания, Для этого в гнстра засчета и сукаждый рамент ИЛИ-Нта ИЛИ с у сче мми атрошвили ы зл а введ Е в гис Г.И. Принашин.130,.8)оъикоровых1974,мен элемент Н , д а еличенной задержк величенной задержк регистр позволя аэрядные логическ в сторону старших в, а также функци о счетчика и накаииэ ой. К ент НЕ с прототи т вые фун и млад посл ливаю полнять по ции, сдвиг ших разряд довательно щего сумма СССРО, 1983 е ЕГИСТР к вычислиыть испольетельств 11 С 19/ НАЛЬНЫЙ относитс может б последовате ереносом. ОПИСАНИЕ ИЗОБРЕТЕН АВТОРСКОМУ СВИДЕТЕЛЬСТВУИзобретение относится к вычислительной технике и может быть использовано при построении узлов и устройс:в цифровых вычислительных машин аЦель изобретения - расширение функциональных воэможностей регист"ра за счет выполнения операций счетаи суммирования. 10На фиг,1 представлена структурнаясхема многофункционального регистра; на фиг. 2 - схема одного его разряда.Многофункциональный регистр в каж дом разряде 1 содержит ВБ-триггер 2, 15десять элементов И 3-12, элементИ 381 13, элемент ИЛИ-НЕ 14, элементНЕ 15, два элемента ИЛИ 16 и 17 сувеличенной задержкой и элемент НЕ18 с увеличенной задержкой, 20Прямой и инверсный входы ВБ-триггера 2 являются первым 19 и вторым20 выходами данного разряда 1.Многофункциональный регистр имеетследующие информационные и управляющие входы и выходы: 19; - первый( = 1,п); 21 - выход переноса регистра; 22 - первый последовательныйинформационный вход; 23 " второй пос-ледовательный информационный вход;24 - параллельный информационныйвход х-го разряда регистра (х = 1,п); 3525 " вход управления сдвигом информацчи в сторону старших разрядов; 26 -вход управления сдвигом информациив сторону младших разрядов; 27 " входуправления параллельным приемом инФормации; 28 " вход управления опера"цией дизъюнкции;29 - вход управле"ния операцией конъюнкции; 30 - вход . управления операцией запрета по первому операнду; 31 - вход управления 45операцией запрета по второму операнду; 32 - вход управления выполнениемоперации суммирования; 33 - входсинхронизации регистра; 34 " вход переноса регистра. 50Четвертый 6 и пятый 7 элементы И, первый 16 и второй 17 элементы ИЛИ с увеличенной задержкой и элемент ИЛИ-НЕ 14 разрядов 1 предназначены для Формирования кратковременных им 55 пульсов, Основное назначение первого 16 и второго 17 элементов ИЛИ с увеличенной задержкой - кратковременное хранение информации с выходов элементов И 8 - 11. Формирование импульсов на выходе четвертого 6 и пятого 7 элементов И происходит на зацнем фронте управляющего сигнала, Информационные сигналы одновременно поступают на вторые входы первого 16 и второго 17 элементов ИЛИ с увеличенной задержкой и на входе элемента ИЛИ-НЕ. При поступлении единичного информационного сигнала на входы элемента ИЛИ-НЕ 14, на его выходе появляется нулевой сигнал, который закрывает четвертый б и пятый 7 элементы И. После прекращения информационного сигнала открываются четвертый 6 и пятый 7 элементы И, которые остаются в открытом состоянии пока на выходе первого 16 и второго 17 элемента ИЛИ с увеличенной задержкой существует единичный сигнал. При этом на выходе четвертого 6 или пятого 7 элемента И появляется кратковременный импульс. Длительность импульса 1 должна быть не менее задержки переключения ВБ"триггера 2 - 1 , т.еТаким образом, время задержки первого 16 и второго 17 элементов с увеличенной задержкой определяется) 1 +где 7 д - задержка элемейтов И б и 7.Длительность импульсных управляющих сигналов равна 1), б 7 Отметим также, что длительность паузы между очередными управляющими сигналами должна быть не менее 5Многофункциональный регистр в разных режимах работает следующим образом.Рассмотрим как происходит обнуление регистра. С этой целью на вход 29 регистра подается управляющий сигнал, который открывает седьмой элемент И 9 разряда 1, поскольку на втором входе седьмого элемента И 9 в данный момент находится единичный сигнал, Сигнал и выхода элемента И 9 через первый элемент ИЛИ 16 с увеличенной задержкой и пятый элемент И 7 (который в это время находится в открытом состоянии) подается на Н-вход ВБ-триггера 2. Обнуление также можно осуществить с помощью одновременной подачи управляющих сигналов на входы 29 и 33 регистра, При этом открывается седьмой элемент И 9 и на выходе первого эле" мента ИЛИ 16 с увеличенной задержкой0 15 20 25 30 35 40 45 50 55 появляется логическая единица, однако открывание пятого элемента И 7 не происходит, поскольку на его втором входе присутствует логический нуль. После прекращения управляющих сигналов на входах 29 и 33 на выходе элемента ИЛИ-НЕ 14 появляется высокий потенциал, который открывает пятый элемент И 7. В результате на его выходе появляется высокий потенциал, который существует в течение времени, достаточного для переключения ВЯ-триггера из-за сохранения высокого потенциала на выходе элемента ИЛИ 16 с увеличенной задержкой.Код для ввода в регистр подается на информационные входы 24, - 24 разрядов 1, Ввод осуществляется одновременной подачей совокупности управляющих сигналов на входы 27,28, 29 и 33. Единичный сигнал подается на второй вход элемента ИЛИ-НЕ 14, соответственно на его выходе появляется низкий потенциал. Оцновременно открываются третий 5, шестой 8 и пятый 9 элементы И. Если вводимый код единица, то на второй вход шестого элемента И 8 подается высокий потен" циал, а на второй вход седьмого эле" мента И 9 - низкий потенциал. В результате на выходе шестого элемента И 8 появляется высокий потенциал, который поступает во второй элемент ИЛИ 17 с увеличенной задержкой. После превращения управляющих сигналов на втором входе четвертого элемента И 6 появляется высокий потенциал, в результате чего на Я"вход ВЯ-триггера 2 будет подана единица. Если вво.димый код нуль, то открывается соответственно седьмой 9 и пятый 7 элементы И, и высокий потенциал подается на В"вход ВБ"триггера 2. Таким образом, в разрядах 1 происходит преобразование вводимого монофазного ко-, да в парафазный код и его запоминание, поэтому предварительная установ" ка регистра на нуль не требуется.Все логические функции в много" функциональном регистре выполняются на основе уравнения Я+1 = Я + В + + Я. Будем считать, что операнд Х находится в регистре, а операнд Х подается на информационные входы 24;регистры ( = 1,1).Для выполнения дизъюнкции двух операндов Х и Х следует операнд Х подавать на информационные входы разрядов 24;, а Х предварительно записать в регистре, т.е, й. = ХЕсли В = О и Б = Ху то а = ХlУ. С этой целью управляющие сигналы подаются на управляющие входы 27 и 28 регистра, При этом срабатывают третий 5, шестой 8 и четвертый 6 элементы И и Х подается на Б-вход ВБ- триггера 2, Если регистр управляющим сигналом на входе 29 предварительно установить в нулевое состояние, тогда Я, = Х, те. осуществляется параллельный ввод кода,Для выполнения операции конъюнкции необходимо, чтобы Б = О и В = Х. Если Я, = Х, тогда О,= Х Х. С этой целью следует управляющие сигналы подавать на входы 27 и 29 регистра. При этом открываются седьмой элемент И 7, на первый вход которого через элемент НЕ 15 подается инверсное значение операнда Х. В результате в ВЯ-триггере 2 окажется произведение Х Х. Запрет по Х осуществляется на основе уравнения Я+, = Х Х, а запрет по Х - на основе уравнения Р +, = = Х Х. Запрет по Х выполняется подачей управляющих сигналов на входы 27 и 31 регистра. При этом открываются третий 5 и девятый 11 элементы И и сигнал в виде функции Х Х подается на Б-вход ВЯ-триггера. Для осуществления операции запрета по Х следует подавать управляющий сигнал на вход 30 регистра в сочетании с управляющим сигналом на входе 27, Если одновременно подавать управляющие сигналы на входы 27,30 и 31, тогда на прямом выходе ВЯ-триггера 2 получим логическую функцию Х Хм Х Х, т.е. в ВЯ-триггере окажется сумма Х 9 Х. Открываются третий 5, восьмой 10 и девятый 11 элементы И разрядовПусть, например, Х; = 1 и Х, = 1, ,Х; подается на информационный вход 24;. При этом на выходе элемента ИЛИ-НЕ 14 появляется низкий потенци" ал, а на выходе восьмого элемента И 10 " высокий потенциал. После прекращения управляющих сигналов на входы 27, 30 и 31 высокий потенциал по" является на выходе элемента ИЛИ-НЕ 14, который открывает пятый элемент И 7, В результате ВЯ-триггер 2 пере" ходит в нулевое состояние. Если Х1 = О, то открывается соответственно15 20 25 четвертый элемент И б, и единица подается на Б-вход НБ-триггера 2,В описанных случаях результаты выполнения логических функций определились кодом на прямом выходе 19 ВБ-триггера 2, На инверсном выходе 20 ВЯ-триггера 2 можно получить ре- зультаты реализации таких логических функций, как Пирса, Шеффера, импликации, равнозначности и др.Сдвиг кода в сторону старших разрядов осуществляется совокупностью управляющих сигналов, которые подаются на входы 25, 28, 29 и 33, После подачи управляющих сигналов на выходы 28 и 29 открываются шестой 8 и седьмой 9 элементы разрядов 1. Управляющим сигналом на входе 25 открывается также первый элемент И 3. На выходе элементов ИЛИ-НЕ 14 разрядов 1 появляется низкий потенциал. Если содержимое ВЯ-триггера 2 предыдущего разряда 1 - единица, то в результате подачи управляющих сигналов на входы 25 и 28 единица временно запоминается во втором элементе ИЛИ 17 с увеличенной задержкой. После прекращения этих управляющих сигналов на выходе четвертого элемента И 6 появляется кратковременный импульс, который переводит ВБ"триггер 2 данного разряда 1 в единичное состояние.Сдвиг кода в сторону младших разрядов осуществляется аналогично предыдущему. Сдвиг осуществляется совокупностью управляющих сигналов, которые подаются на входы 2 б,28,29 и 33. При этом в отличие от предыдущей опе- рации открывается второй элемент И 4. Двоичный счет осуществляется управляющими сигналами на входы 25, ,30 и 31, которые в течение всего процесса счета постоянно подаются на управляющие входы. При этом открывают" ся первый 3, восьмой 10 и девятый 11 элементы И. В результате создается структура асинхронного двоичного счетчика. Счетные импульсы подаются на первый информационный вход 22, ре" гистра. После подачи первого счетного импульса возбуждается первый вход первого элемента И 3 первого разряда.Высокий потенциал с выхода элемента ИЛИ 13 открывает девятый элемент И 11 и одновременно на выходе элемента ИЛИ-НЕ 14 устанавливается низкий потенциал. После прекращения счетного 30 35 40 45 50 импульса ла первом информационном входе 2 регистра на выходе элемента ИЛИ-НЕ 14 устанавливается высокий потенциал. В результате на выходе четвертого элемента И 6 появляется импульс, который переводит НБ-триггер 2 первого разряда в единичное состояние,Высокий потенциал с прямого выхода НБ-триггера 2 первого разряда через первый элемент И 3 второго разряда 1 открывает девятый элемент И 11 второго разряда 1;, одновременно на выходе элемента ИЛИ"НЕ 14 этого разряда устанавливается низкий потенциал, При подаче второго счетного импульса ВБ-триггер 2 первого разряда 11 переходит в нулевое состояние.Низкий потенциал с выхода ВЯ-триггера 2 первого разряда 1 на выходеэлемента ИЛИ-НЕ 14 второго разрядаустанавливается высокий потенциал. Врезультате ВБ-триггер 2 второго разряда переходит в единичное состояние.и т.д.Сложение двух двоичных операндов Х и Х .происходит следующим образом. Предварительно управляющим сигналом на входе 29 происходит обнуление регистра. На входах 30 и 31 устанавливается высокий потенциал на все время операции.Первый операнд Х подается на информационный вход 24 разрядов регистра. Управляющий сигнал подается на вход 27 регистра. В результате в разрядах регистра окажется сумма Х + Х, что эквивалентно операции приема операнда Х в регистре, Второй операнд Х также подается на информационные входы 24 разрядов регистра. Повторно подается единичный сигнал на управляющий вход 27 регистра. На заднем фронте этого сигнала в разрядах окажется сумма Х + Х. При этом одновременно происходит прекращение еди" личного сигнала на управляющем входе 27 и подача единичного сигнала на управляющий вход 32 регистра, который открывает цепи переноса сумматоРаоЦепи переноса в ( + 1)-й разряд1 образуются с помощью элементов НЕ 18 с увеличенной задержкой (задержка этого элемента должна быть не менее 5 Г, ) десятого элемента1828 8вход элемента ИЛИ соединен с выходом третьего элемента И, первый вход которого является входом управления 5параллельным вводом информации регистра, а второй вход - параллельным информационным входом данного разряда, первый вход четвертого элемента 141 10 15 20 25 30 И 12; в .го разряда 1 и элемента ИЛИ 13. (х+1 )-го разряда, Перенос в -м разряде 1 образуется в том случае, когда х; = у; = 1 и х;+7 у; = О или когда (х;: = 1)Ч(у = 1) и перенос из предыдущего разряда 1 Р;, =,1, Как в первом, так и во втором слу" чаях происходит переключение ВБ-триггера 2 "го разряда из состояние логической единицы в состояние логи" ческого нуля, При этом на выходе де" сятого элемента И 12, который в это время находится в открытом состоянии, сигналом на управляющем входе 32 формируется импульс. Сформированный им" пульс через элемент ИЛИ 13 (х+1)-го разряда подается на входы восьмого 1 О и девятого 11 элементов И, которые в это время тоже находятся в открытом состоянии. В результате в ВБ-триггере 2 (Х+1)-го разряда 1 происходит сложение по ш о.2. его содержимого и единицы переноса с предыдущего разряда.Поскольку в сумматоре применен принцип последовательного переноса, длительность управляющего сигнала на входе 32 зависит от разрядности регистра и составляет 6 Ьп. Формула изобретения Многофункциональный регистр, содержащий в каждом разряде ВБ-триггер, десять элементов И и элемент ИЛИ,причем прямой и инверсный выходы ВБ- триггера являются первым и вторым выходами данного разряда, выходы первого и второго элементов И соединены с первым и вторым входами элемента ИЛИ, первый вход первого элемента И каждого разряда, кроме первого, сое:динен с прямым выходом ВБ-триггера предыдущего разряда, а первый вход первого элемента И первого разряда является первым последовательньм инФормационным входом регистра, первый вход . второго элемента И каждого разряда, кроме последнего, соединен с прямым выходом ВБ-триггера последую" щего разряда, первый вход второго элемента И последнего разряда является вторым:последовательным информационным входом регистра, вторые входы первого и второго элементов И являются входами управления сдвигом соответственно в сторону старших и младших разрядов регистра, третий 35 40 45 50 И соединен с первым входом пятого элемента И, первый вход шестого элемента И является входом управленияоперацией дизъюнкцин регистра, а первый вход седьмого элемента И - входом управления операцией конъюнкциирегистра, о т л и ч а ю щ и й с ятем, что, с целью расширения функциональных возможностей регистра за счет выполнения операции счета и суммирования, в каждый разряд регистра введены элемент ИЛИ-НЕ, элемент НЕ, два элемента ИЛИ с увеличенной эадержкой и элемент НЕ с увеличенной задержкой причем в каждом разрядевыход элемента ИЛИ соединен с первыми входами восьмого и девятого эле"ментов И, вторым входом шестого элемента И, первым входом элемента .ИЛИ-НЕ и входом элемента НЕ, выход которого соединен с вторым входом седьмого элемента И, выходы шестогои седьмого элементов И соединенысоответственно с первыми входамивторого и первого элементов ИЛИ сувеличенной задержкой, выходы которых соединены соответственно с вторымя входами четвертого и пятого злементов И, выходы которых соединены соответственно с Б- и В-входами ВБ- триггера, прямой и инверсный выходы которого соединены с вторыми входа" ми соответственно восьмого и девятого элементов И, выходы которых соединены с вторыми входами соответственно первого и второго элементовИЛИ с увеличенной задержкой, инверсный выход КБ-триггера соединен с первым входом десятого элемента И и входом элемента НЕ с увеличенной задержкой, выход которого соединен с вторым входом десятого элемента И,выход которого в каждом разряде, кро-. ме последнего, соединен с четвертымвходом элемента ИЛИ последующего разряда, четвертый вход элемента ИЛИ первого разряда является входом переноса регистра, а выход десятого элемента И последнего разряда - выходом переноса регистра, третьи входы восьмого и девятого элементов И являют1411828 23 ся входами управления операцией эапрета соответственно по первому и второму операндам регистра, третийвход десятого элементов И являетсявходом управления выполнением операции суммирования регистра, первыйвход четвертого элемента И соединенс выходом элемента ИЛИ-НЕ, второй 5вход которого является входом синхронизации регистра. ЬОв21.2 авитель А.Дерюед Х.Дидык орректор Г.Решетн Патрушев едакт дписное каз Збб 5/ 5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектн 22 23 2 Ф 8 Тираж ВНИИПИ Государств по делам иэобр 113035, Москва, Ж90 ого комитета СС ний и открытий аушская наб., д