Запоминающее устройство

ел выс ф-лы ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРОО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ СПИСАНИЕ ИЗО Н АВТОРСКОМУ СВИДЕТЕЛЬСТВ(71) Московский институт электроннойтехники(57) Лзобретение относится к цифровой вычислительной технике, в част"ности к электронике, и может бытьиспользовано в полупроводниковых запоминающих устройствах с произвольной выборкой. Запоминающее устройство содержит матрицу 1 элементов пам остоящую из элементобъединенных словарными рядными 4 шинами, дешифраторы строк 5и столбцов 6, блок 10 синхронизации,блок 11 задания режима, усилители за"писи-считывания 8, основные 12 и дополнительный 13 формирователи импульсов выборки, шину 14 опорного напряжения, блок 15 контроляЗапоминающее устройство имеет широкий диапазонизменения напряжения источника питания и температуры, что связано суменьшением чувствительности в запоминающем устройстве. Введение блокаконтроля и дополнительного формироваимпульсов выборки позволяет поь надежность работы устройства зменении конструктивно-схематих параметров приборов. 1 з.п.2 ил.Изобретение относится к цифровойвычислительной технике, в частности к электронике, и может быть использовано в полупроводниковых запоминающих устройствах с произвольной выборкой.5Целью изобретения является повышение надежности запоминающего устройства.На фиг, 1 изображена структурная схема запоминающего устройства; на фиг. 2 - структурная схема блока контроля.Запоминающее устройство содержит матрицу 1 элементов памяти (ЭП), сос тоящую из ЭП 2, объединенных словарными 3 и разрядными 4 шинами, дешифраторы строк 5 и столбцов 6, входы 7 которых являются адресными входами устройства, усилители 8 записи-считывания, первый вход - выход 9 которых является входом/выходом устройства, блок 10 синхронизации и блок 11 задания режима, основные 12 и дополнительный 13 формирователи импульсов выборки (ФИВ), шину 14 опорного напряжения, блок 15 контроля вход 16 и выход 17 которого соединены соответственно с выходом дополнительного ФЛВ 13 и входом блока 11 задания ре жима, Первый 18 и второй 19 выходы блока 10 синхронизации подключены к первому входу .20 дополнительного ФЛВ 13 и к второму входу 21 усилителей 8записи-считывания, третий 22 и чет 35 вертый 23 входы которых соединены соответственно с соответствующими разрядными шинами 4 и с выходами дешифратора 6 стоЛбцов. Выходы дешифратора 5 строк и блока 11 задания режи ма подключены соответственно к первому 24 и второму 25 входам ФИВ 12, выход которых соединен с соответствующими словарными шинами 3. Шина опорного напряжения подключена к вто" рому выходу 26 дополнительного ФИВ 13.Блок 15 контроля (фиг, 2) содержит элемент 27 памяти, первый вход 28 которого является входом блока контроля, усилитель 29 считывания, выход которого является выходом блока конт роля, узел 30 установки элемента памяти, вход которого подключен к первым входам 31 элемента 27 памяти и усилителя 29 считывания, второй 32 и третий 33 входы которого соединены 55 соответственно с первым 34 и вторым 35 выходами элемента 27 памяти второй вход 36 которого соединен с выходом узла 30 установки элемента памяти.Запоминающее устройство работаетслЕдующим образом,В режиме хранения на выходе ФЛВ 12на словарных 3 и разрядных 4 шинахподдерживаются потенциалы, обеспечивающие хранение информации в ЭП 2,усилители 8 записи-считывания выключены. При обращении к ЗУ выбор требуемого ЭП 2 осуществляется включениемформирователя 12 и усилителя 8, соот".ветствующих входным адресам на входе 7, В режиме записи выбранный усилитель 8 формирует сигнал, соответствующий входной информации, которыйзатем записывается в выбранный ЭП 2.В режиме считывания сигнал, формируемый на. шинах 4, усиливается и поступает на выход 9 ЗУ. Адресные дешифраторы 5 строк и столбцов 6 обеспечивают включение ФИВ 12 и усилителя 8в соответствии с входными адреснымисигналами, Блок 10 синхронизации осуществляет синхронизацию работы блоков ЗУ, управляет работой ЗУ,Правильная работа ЗУ при считывании зависит от параметров сигналов,вырабатываемых ФИВ 12, в первую очередь, амплитуды. В определенных условиях, например, при отклонении напряжения источника питания от номинального значения, возможна неправильная работа ЗУ (например, ложное считывание), В таких случаях блок 15 контроля, на вход которого поступает сигнал с выхода ФИВ 13, и блок 11 задания режима таким образом регулируют работу ФИВ 12, что обеспечивают надежное считывание информации из ЗУ. Сигнал с первого выхода блока 10 синхрониза" ции поступает на первый вход 20 ФИВ 13, имеющего характеристики, идентичные основным ФИВ 12, второй вход 26 ФЛВ 13 подключен к.шине 14 опорного напряжения, потенциал которой определяется в зависимости от сигналов, задаваемых ФИВ 12 в нормальных усло" виях. В результате на выходе ФИВ 13 формируется сигнал, имеющий характеристики, аналогичные характеристикам сигналов, вырабатываемых основными ФИВ 12, если бы в ЗУ не было бы блока 15 контроля. Сигнал с выхода дополнительного ФЛВ 13 поступает на вход 16 блока 15 контроля, на выходе 17 которого формируется сигнал с параметрами, зависящими от того, обеспез 14170чивают или нет параметры сигналов выборки на выходе основного ФИВ 12 надежную работу ЗУ. В зависимости отпараметров сигнала, поступающих на5вход блока 11 с выхода 17 блэка 15контроля, на выходе блока 1 формируется сигнал, меняющий параметры импульсов выборки и обеспечивающий надежную работу ЗУ,1 ОВведение дополнительного ФИВ 13 и. блока 15 контроля позволяет повыситьнадежность работы ЗУ путем уменьшения чувствительности к разбросу параметровотклонению напряжения источника питания от номинального значения, что также расширяет допустимыйдиапазон изменения напряжения питания ЗУ.Блок 15 контроля работает следующим образом.В режиме хранения на вход 16 блока 15 подается низкий логический сигнал, усилитель 2 В считывания отключен, узел 30 установки ЭП устанавливает элемент 27 памяти в определенноесостояние, в котором наиболее вероятно ложное считывание, связанное свнутренним разбалансом параметров элементов памяти. На выходе 17 блока 15поддерживается сигнал с низким логическим уровнем. В режиме считывания.на вход 16 блока 15 поступает с блока 10 синхронизации сигнал, имеющийвысокий логический уровень, которыйподключает ЭП 27 к усилителю 29 счиТывания, который включается, и одновременно выключается узел 30 установки ЭП. В результате на выходе 17блока 15 формируется сигнал считывания, параметры которого зависят оттого, произошло или нет ложное считывание. Параметры входного сигнала,поступающего на вход 16 блока 15,элемента 27 памяти усилителя 29 счи 945тывания отслеживают характеристикисигналов и параметры схем, используемых в матрице 1 ЭП, что позволяетконтролировать и повысить надежностьфункционирования ЗУ,Введение блока контроля, отслеживающего работу элементов памяти ЗУ,позволяет повысить надежность работыЗУ при изменении контруктивно-схемотехнических параметров приборов.Дополнительный ФИВ 13 может быть55выполнен аналогично ФИВ 12. В качест.ве дешифраторов строк 5 и столбцов 6,а также блока 10 синхронизации могут 364быть применены известные логические блоки.Предлагаемое ЗУ имеет более широ-. кий диапазон изменения, напряжения источника питания и температуры, что связано с уменьшением чувствительности в ЗУ. Введение дополнительных блоков в ЗУ не приводит к ухудшению быстродействия и потребляемой мощности ЗУ, существенному увеличению числа компонентов (транзисторов и т.д.) ЗУ.Формула изобретения 1, Запоминающее устройство, содержащее матрицу элементов пайяти, дешифраторы строк и столбцов, входы которых являются адресными входами устройства, усилители .записи"считывания, первые входы-выходы которых объединены и являются информационным входом-вьиодом устройства, блок синхронизации, блок задания режима, формирователи импульсов выборки, первый .и второй входы которых подключены соответственно к выходам дешифраторов строк и выходу блока задания режима, второй выход блока синхронизации подключен к вторым входам усилителей- записи-считывания третьи и четвер" тые входы которых соединены соответственно с соответствующими разрядными шинами матрицы элементов памяти и выходами дешифратора столбцов, выходы формирователей импульсов выборки подключены к соответствующим сло" варным шинам матрицы элементов памяти, отличающееся тем, что, с целью повышения надежности устройства, оно содержит дополнительный формирователь импульсов выборки и блок контроля, вход и выход которого подключены соответственно к выходу дополнительного формирователя импульсов выборки и входу блока задания режима, первый вход дополнительного . формирователя импульсов выборки подключен к шине опорного напряжения устройства, второй вход - к первому входу блока синхронизации.2, Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок контроля содержит элемент памяти, первый вход которого является входом блока контроля, усилитель считывания, выход которого является выходом блока контроля, узел установки элементаСоставитель В.Фокинактор Е.Копча Техред А,Кравчук тор В.Бутяга Подписное Тираж 590 ВНИИПИ Государстве по делам изобрет 035, Москва, Ж, 70 Зак о комитета СС ии и открытии аушская наб д. 4/ Проектная, 4 роизводственно-полиграфическое предприятие ород 5 1417036 Ьпамяти, вход которого подключен к пер- первым и вторым выходами элемента па" вым входам элемента памяти и усилите- мяти, второй вход которого соединен ля считывания, второй и третий входы с выходом узла установки элемента пакоторого соединены соответственно с мяти.