Оперативное запоминающее устройство с коррекцией ошибок по методу мажоритарного декодирования

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 4 б 11 С 2900 ОПИСАНИЕ ИЗОБРЕТЕНИ ЬСТВ ВИД К АВТОРСК ШИ- ДЕк вычисли запоминаю тельщи СУДАРСТВЕННЫЙ НОМИТЕТ СССР ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ(54) ОПЕРАТИВНОЕ ЗАПОМИНАЮУСТРОЙСТВО С КОРРЕКЦИЕЙ ОБОК ПО МЕТОДУ МАЖОРИТАРНОГОКОДИРОВАНИЯ(57) Изобретение относитсяной технике, в частности к ЯО 1410105 А 1 устройствам с коррекцией ошибок, и может быть использовано при создании последних в интегральном исполнении. Целью изобретения является повышение надежности работы устройства. Устройство содержит основной 1 и дополнительный 2 блоки памяти, блок 3 кодирования, блок 4 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, блок 5 мажоритарных элементов, блок 6 управления, первый 11 и второй 12 блоки свертки по модулю два, мультиплексор 13. В запоминающем устройстве осуществляется автоматическое обнаружение неисправности блоков 2 и 3 на этапе изготовления, что повышает достоверность тестирования и снижает его продолжительность в ходе эксплуатации устройства. 2 ил.1410105 Формула изобретения гг А дтг тгг .ди 2 Ь с,Составитель В. РуТехре И. ВересТираж 590 овКорректор А. ТяскоПодписное едактор А. Лежнина аказ 3487/49 НИИПИ Государствею 3035, М Производственно-полигого комитета СССР по делам изобретений и открытийсква, Ж, Раушская наб, д. 4/5афиисское предприятие, г. Ужгород, ул. Проектная, 4 Изобретение относится к вычислительной )ехнике, в частности к оперативным запоминающим устройствам, и может быть исполь,овано при создании устройств со встроенной Коррекцией ошибок.Цель изобретения - повышение надежНости устройства.На фиг. 1 представлена структурная Схема оперативного запоминающего устройСтва с коррекцией ошибок по методу мажоитарного декодирования; на фиг. 2 - приуер кодирующей матрицы, по уравнениям коорой блок кодирования формирует контольные разряды,Устройство содержит (фиг. 1) основнойи дополнительный 2 блоки памяти, блок 3 одирования, блок 4 элементов ИСКЛЮЧАЩЕЕ ИЛИ, блок 5 мажоритарных элеентов, блок 6 управления, информационные ходы 7, информационные выходы 8, входобращения, вход 10 выбора режима, перый 11 и второй 12 блоки свертки по моду,1 ку два, мультиплексор 13 и тестовый вы Од 14. Устройство работает следующим обраОм.Устройство использует для коррекции ушибок низкоплотностной (10 - 6) код с мажоритарным декодированием.В режиме записи в блок 1 данные посту ают непосредственно с информационных Входов 7 устройства - сигналыЮ - О, а в лок 2 - с выходов блока 3 кодирования - игналы С 1 - Ся (адресные входы блоков 12 на фиг. 1 не показаны). Проверка праильности кодирования входных сигналов Основана на том свойстве кодирующей мат)ицы (фиг. 2), применяемом при мажоритарНом декодировании выходных сигналов, что сумма по модулю два контрольных разрядов Всегда должна быть равна нулю, Поэтому появление в режиме записи на выходе блока 11 сигнала уровня 1 указывает на нарушение работы блока 3 кодирования (рассматриваются только однократные ошибки).Аналогичная проверка правильности хранения контрольных разрядов в блоке 2 выполняется с помощью блока 12. Мультиплексор 13 обеспечивает пропуск на тестовый выход 14 устройства в режиме записи сигнала с блока 11, а в режиме считывания -- сигнала с блока 12. Оперативное запоминающее устройствос коррекцией ошибок по методу мажоритар Оного декодирования, содержащее основной и дополнительный блоки памяти, блок управления, блок кодирования, блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и блок мажоритарных элементов, выходы которого являются информационными выходами устройства, 5 причем информационные входы основногоблока памяти и входы блока кодирования поразрядно объединены и являются информационными входами устройства, адресные входы основного и дополнительного блоков памяти поразрядно объединены и являются 20адресными входами устроиства, выходы блоика кодирования подключены к информационным входам дополнительного блока памяти, выходы основного блока памяти соединены с входами первой группы блока элементов ИС КЛЮЧАЮЩЕЕ ИЛИ и блока мажоритарных элементов входы второй группы которого подключены к выходам блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, входы второй группы которого соединены с выходами дополнительного блока памяти, входы записи-чтения основного и дополнительного блоков памяти соединены с выходом блока управления, входы которого являются входом обращения и входом выбора режима устройства, отличающееся тем, что, с целью повышения надежности устройства, в него введены первый и второй блоки свертки по модулю два и мультиплексор, первый и второй информационные входы которого подключены соответственно к выходам первого и второго блоков свертки по модулю два, входы кото рых соединены соответственно с выходамиблока кодирования и дополнительного блока памяти, выход блока управления соединен с управляющим входом мультиплексора, выход которого является тестовым выходом устройства.