Буферное запоминающее устройство для блоков отображения информации
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1411830
Авторы: Веселовский, Гриц
Текст
СО 1 ОЭ СО)ЕТСНИСОЦИАЛИСТИЧЕСНРЕСГ) УБЛИН 09) 01) 1) 4 С 11 С 1900, С 12 00 ДОПИСАНИЕ ИЗОБРЕТЕНИЯН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ,(21) 41020 12/24-.24(56) Авторское свидетельство СССР В 1119077, кл. С а 6 Р 12/00, 1984.Авторское свидетельство СССР Р 1124379, кл. С 06 Р 12/00, 1984.с (54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО ДЛЯ БЛОКОВ ОТОБРАЖЕНИЯ ИНФОРМАЦИИ (57) Изобретение относится к вычислительной технике и может быть использовано при построении систем отображения информации в матричном виде спострочным сканированием, совмещающих ввод данных с переиндексациейкаждого сообщения. Устройство содержит блок 1 памяти, блок 2 коррекциикоординат., счетчики адресов записи 3и чтения 4, регистры 5, 6 поправок ик координатам, мультиплексоры 7, 8,11, 12, сумматоры 9, 10, блок 13 управления. В устройстве осуществляетсяпреобразование поворота координат,что позволяет снять эти преобразования с подсистемы обработки при незначительных дополнительных затратах.1 э.п. ф-лы, 4 ил.Изобретение относится к вычислительной технике и может быть использовано при построении систем отобра 1 кения информации в матричном виде с острочным сканированием, совмещающих вод данных с переиндексацией каждого ообщения.Цель изобретения - расширение ункциональных возможностей устройст а за счет осуществления поворота кординат иэображения.На фиг.1 показана структурная схеа устройства; на фиг,2 - функциоальная схема блока управления; на 15 иг,3 и 4 - варианты реализации блока оррекции координат.Буферное запоминающее устройство одержит блок 1 памяти, блок 2 корекции координат, счетчики адресов -20 аписи 3 и чтения 4, регистры 5 и 6 оправок к координатам (Р в 1 п А исоя Ы), мультиплексор 7 (поправки к оординате Х (МХАХ, мультиплексор(поправки к координате У (МХдУ , 25 умматор 9 (преобразованной координаы,Х(:Е, х , сумматор 10 (преобазованной координаты У (ХУ Ц, льтиплексор 11 (координаты столбца МХ, мультиплексор 12 (координаты троки (МХУ и блок 13 управления.Блок 13 управления содержит эле-енты И 14 и 15., триггеры 1623, :лементы И-ИЛИ 2428 и элементы 1 2931. 35Первый вариант блока 2 коррекции оординат содержит дополнительные локи 32 и 33 памяти, сумматор 34 координаты Х), суяматор 35 (коордиаты У), Второй вариант блока 2 корекции координат дополнительно содерюит.регистр 36 (координаты Х) и ре истр 37 (координаты У).На чертежах обозначены вход 38 за.иси (заявка ЗАП), вход 39 чтения 45 (заявка ЧТ), вход 40 записи с компенсацией, вход 41 чтения с компенсаций, вход 42 загрузки, вход 43 записи с преобразованием, вход 44 чтения с )реобразованием, вход 45 заявки зарузки, вход 46 режима, информацион 1 ье входы 4749, адресные входы 50 Й информационные выходы 51.Первый регистр поправки к исход- Ьм координатам предназначен для хра ения двоичного кода синуса угла поворота координат (я.пй), второй рег 1 истр поправки - для хранения двоичого кода косинуса угла поворота координат (совА). Мультиплексоры поправок служат для подключения того или иного регистра поправок к входам накапливающих сумматоров преобразованных координат (Х, У ), Суть изобретения заключается в том, что в выражении для вычисления преобразованныхкоординатХ, = Хсоя с+ Уяпс;У= -Хя.п А+ Усоясб, (1) где Х, У - исходные координаты текущего элемента матрицы, образованные соответствующими счетчиками адреса, при построчном сканировании элементов матрицы вторые слагаемые постоянны для всех элементов одной стро"ки, и только при переходе со строкина строку увеличйваются при единичном приращении координатына величины я 1 п Ы для Х, и соя й дляа первые слагаемые постоянны для всехэлементов одного столбца и увеличиваются на величину соя Ы для Х и в.п Адля У при единичном приращении координаты,Х. Это позволяет заменитьоперации умножения для вычислениязначений Х и У по формуле (1) нарекурентное сложение поправок соя Юи япЫ,Перед началом работы производитсязагрузкаустройства, режим загрузкиустанавливается подачей сигнала навход 42 "Загр.", В результате этоговыхода триггера 18 в блок 2 коррек" ии координат поступает сигнал, уста-.навливающий режим записи для дополнительных блоков 32 и 33 памяти. Загружаемая информация по информационным входам 48 вместе с адресом, поступающим по адресным входам 50, попадает в блок 2 коррекции координат. Одновременно на вход 45 блока 13 управления поступает синхросигнал сопровождения загружаемых данных "Заявка загр", который через элемент 24 И-ИЛИ установит триггер 20 в состояние, разрешающее выбор блоков 32 и 33 памяти. Тем самым обеспечивается запись данных с входа 48 в ячейку блоков 32 и 33 памяти, адрес которой определяется кодом на входе 50, В конце цикла обращения сигналом "КПДП" поступающим на вход блока 13 управления, триггер 20 возвращается в исходное состояние, В дополнительный блок 32 памяти загружаются данные, позволяющие компенсировать искажения сканирующих устройств по координатамХ (+1) я 1 пМ, если Х(1+1) ф 0 (той и); сояо, если Х(д+1) я 0 (нос и),У(+1) строк, а в блок 33 - по координатамстолбцов. Запись синуса и косинусаугла поворота координат (япи созе)в регистры 5 и 6 осуществляется путемподачи на информационные входы 49,и 49 соответствующих кодов,Устройство работает в режимах: скомпенсацией искажений сканирования,без компенсации искажения, с преобразованием поворота координат, безпреобразования поворота координат иих комбинациях, например, запись спреобразованием .поворота и компенса- .цией искажений и чтение без преобра- .15зования и компенсации искажений ит.д. Соответствующий режим работыустанавливается путем подачи комбинации сигналов на управляющие входыустройства: 40 запись с компенсациейискажений ("Зап Пр"), 41 чтение скомпенсацией искажений ("Чт Пр"),43 запись с преобразованием поворотакоординат ("Зап ПрА"), 44 чтение спреобразованием поворота координат 25("Чт Пр.") и сигнала 46 установки режима ГУст реж.")Сигнал 46 "Устреж.", поступая на.вход блока 13 управления, осуществляет запись режима в триггеры 16, 17, 22 и 23 и одновременно устанавливает триггер 18,всостояние, разрешающее только чтениеиз блоков 32 и 33 блока 2 коррекциикоординат. При работе устройства в где Х(+1) - значение исходной ко: ординаты Х. на (1+1)-м шаге, формируемое счетчиками 3 ипи 4. Формулы (2) и (3) являются частным случаем формулы (1) при.пошаговом вычислении значений преобразованных координат, когда закон приращения исходных координат соответствует закону изменения координат элементов при построчном сканировании. Значения Х(1+1) и У Д+1) накапливаются сумматорами 9 и 10 соответственно, а мультиплексоры 7 и 8 обеспечивают подключение к входам сумматоров 9 и 10 регистров 555 и 6 вторых слагаемых в формулах 2 и 3. Координаты Х и У используются в качестве адресов ячеек памяти блорежиме с преобразованием поворотакоординат поступают сигналы либо 43"Зап Пр", либо 44 "Чт Пр", В случаепоступления сигнала 43 "Зап Пр" преобразование поворота координат выполняется при записи входной информациив блок памяти, При этом в триггер 22записывается единица, Первый 14 ивторой 15 элементы И подключены к1 оя и нулевых выходов младших разрядов счетчиков 3 и 4 соответственнои формируют моменты сравнения с нулемпо модулю и, где п - число элементовв .строке, значений исходных координат Х и У. В случае отсутствиясравнения на входы блока 13 управлейия поступают нулевые сигналы, чтообеспечивает формирование элементом26 И-ИЛИ сигнала, который выбираетпервые выходы регистра 5 поправки(Р, япФ) для мультиплексора 7 (МХаХ )и выходы регистра 6 поправки (Р созедля мультиплексора 8 (МХАТ). Одновременно элемент И-ИЛИ 28 формируетдля мультиплексоров 11 и 12 координатсигнал выбора выходов накапливающихсумматоров 9 и 10 соответственно, аэлемент И 31 - сигнал синхронизациисуммирования для сумматоров 9 и .О,Значения преобразованных коордонатХ и У на (+1)-ом шаге оцределяется в соответствии со следукюцими выражениями: ков 32 и 33 блока 2 коррекции нелинейных искажений сканирующих устройств. Сигналы выбора входов А муль-:типлексоров 7 и 8, к которым подключены выходы регистра 5 и выходы регистра 6, формируются элементом И"ИЛИ26 при условии наличия сигнала с выхода элемента И 14 и режиме работыс преобразованием поворота координатпри записи или же при наличии сигнала с выхода элемента И 15 и режимеработы с преобразованием поворота ко"ординат при чтении, Входы В мультиплексоров 7 и 8, к которым подключены выходы регистра 6 для мультиплексора 7 и вторые (инверсные) выходырегистра 5 для мультиплексора 8, вы 1411830бираются, если нет сигнала с выходаэлемента И 14 и при наличии единицына выходе триггера 22 или же, еслинет сигнала с выхода элемента И 15при наличии единицы на выходе триггера 23. Входы А мультиплексоров 11и 12, к которым подключены старшие, разряды счетчиков 3 и 4 соответст венно, выбираются в режиме записи внакопитель 1 (единица на первом выходе триггера 19) и при единице наинверсном выходе триггера 22 сигналом, формируемым первым элементом. И29 блока 13. Входы В, с которыми соединены выходы сумматоров 9 и 10, выбираются сигналом, сформированнымэлементом И-ИЛИ 28, при записи в блокпамяти, если установлены режим "ЗапПрК" (единица в триггере 22), или жепри чтении из блока памяти, если установлен режим "Чт ПрК" (единица втриггере 23), Входы С (выходы младшихразрядов счетчиков 3 и 4) выбираютсяв режиме чтения, если не установленрежим "Чт ПрЫ" (нуль в триггере 23),.сигналом с выхода второго элементаИ 30 блока 13 управления.При работе в .режиме с компенсацией нелинейных искажений сканированияиз блоков 32 и 33 памяти блока 2 поадресам, сформированным мультиплек, сорами 1 1 и 12 соответственно, выбираются коды коррекции, которые суммируются либо со значениями координатна выходах мультиплексоров 11 и 12,,либо со значениями предыдущих преоб, разованных координат из регистров 36и 37. Результаты суммирования представляют собой составляющие адресаблока памяти,Если же установлен режим без компенсации нелинейных искажений, тоинформация с выходов мультиплексоров11 и 12 транслируется через сумматоры 35 и 34 соответственно на адресные входы блока 1 памяти.Формула изобретения1 Буферное запоминающее устройство для блоков отображения информации, содержащее блок памяти, информационные вход и выход которого являются соответственно первым информаци" онным входом и информационным выходом устройства, блок коррекции координат, адресный выход которого подключен к адресному входу блока памяти, первый40 ключены соответственно к первому и 5 10 15 20 25 ЗО 45 50 55 адресный и информационный входы блокакоррекции координат являются соответственно первым адресным и вторым информационным входами устройства,счетчик адресов записи, счетчик адресов чтения, информационные входы которых являются соответственно вторым и третьим адресными входами устройства, синхровходы счетчиков адресов записи и чтения являются соответственно первым и вторым синхровходами устройства и подключены соответственно к первому и второму входам блокауправления, с третьего по девятый входы которого являются соответствен. - но входом записи с компенсацией, входом чтения с компенсацией, входом загрузки, входом записи с преобразованием, входом чтения с преобразованием, входом заявки загрузки и входомрежима устройства, десятый и одиннадцатый входы блока управления под- .ключены соответственно к выходу Конец цикла" блока коррекции координат и к выходу "Конец цикла" блока памяти, первый и второй мультиплексоры, первые информационные входы которых подключены соответственно к первому и второму выходам счетчиков адресов записи, вторые входы первого и второго мультиплексоров подключены соответственно к первому и второму выходам счетчика адресов чтения, выходы первого и второго мультиплексоровподключены соответственно к второму и третьему адресным входам блока коррекции координат, вход режима и входвыбора блока коррекции координат подвторому выходам блока управления;третий выход которого подключен квходу режима блока памяти, о т л ич а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет осуществления поворота координат, оно содержит третий и четвертый мультиплексоры и первый и вто-,рой сумматоры, выходы которых подключены к третьим информационным входам соответственно первого и второго мультиплексоров, первые, вторые и третьи управляющие входы которых подключены соответственно к четвертому, пятому и шестому выходам блока управления, седьмой и восьмой выходы которого подключены соответственно к первым и вторым управляющим входам третьего и четвертого мультиплексо"ров, входы которых являются информационными входами группы устройства, выходы третьего и четвертого мультиплексоров подключены к входам соот 5 ветственно первого и второго сумматоров, управляющие входы которых подключены к девятому выходу блока управления, двенадцатый и тринадцатый входы которого подключены к третьим 10 выходам соответственно счетчика адресов записи и счетчика адресов чтения. Е, Устройство по п.1, о т л и ч аю щ е е с я тем, что блок управления;5 содержит с первого по "восьмой триггеры, с первого по пятый элементы И-ИЛИ и с первого по пятый элементы И, выходы первого, второго и третьего элементов И являются соответственно чет 35 вертым, шестым и девятым выходами блока управления, информационные входы первого, второго, седьмого и восьмого триггеров являются соответственно третьим, четвертым, шестым и седьмым входами блока управления, вход установки третьего триггера и вход сброса шестого триггера являются соответственно пятым и одиннадцатым входами блока управления, тактовые 30 входы первого, второго, сецьмого и восьмого триггеров объединены и явля- ются девятым входом блока управления, вход установки четвертого триггераподключен к первым входам первого и второго элементов И-ИЛИ и является первым входом блока управления, входсброса четвертого триггера подключенк вторым входам первого и второгоэлементов И-ИЛИ и является вторым 40 входом блока управления, прямой выход четвертого триггера является третьим выходом блока управления и подключен к первым входам пятого элемента ИИЛИ и первого элемента И, второй вход 45 которого подключен к инверсному выходу восьмого триггера, прямой выход которого подключен к первым входам третьего и четвертого элемента И-ИЛИ и к второму входу пятого элементаИ-ИЛИ, выход которого является пятымвыходом блока управления и подключенк первому входу третьего элемента И,второй вход которого является десятымвходом блока управления и подключенк входу сброса пятого триггера и ктретьему входу второго элемента ИИЛИ, четвертый вход которого подключен к инверсному выходу первого триггера, прямой выход которого подключенк третьему входу первого элементаИ-ИЛИ, выход которого подключен квходу установки пятого триггера, выход которого является вторым выходомблока управления, инверсный выходчетвертого триггера подключен к тре-,тьему входу пятого элемента И-ИЛИ ик первому входу второго элемента И,второй вход которого подключен к инверсному выходу восьмого триггера,прямой выход седьмого триггера подключен к вторым входам третьего ичетвертого элементов И-ИЛИ и к четвертому входу пятого элемента И-ИЛИ,инверсный выход седьмого триггераподключен к второму входу первогоэлемента И, третьи и четвертые входытретьего и четвертого элементов И-ИЛИподключены к выходам соответственночетвертого и пятого элементов И, входы которых являются соответственнодвенадцатым и тринадцатым входамиблока управления, выходы третьего ичетвертого элементов И-ИЛИ являютсясоответственно седьмым и восьмым выходами блока управления, прямой и инверсный выходы второго триггера подключены соответственно к четвертомувходу первого элемента И-ИЛИ и к пятому входу второго элемента И-ИЛИ,выход которого подключен к входу установки шестого триггера, прямой.выход третьего триггера является первым выходом блока управления и подключен к пятому входу первого элемента И-ИЛИ, шестой вход которого является восьмым входом блока управления.1411830 Х(оЮ 1) Юга И В Х(юю 77) Фиг С.ШустенкоидыкКорректор С.Черни Составит ехред И,Д Редактор С.Патруше Подписномитета СССРткрытийя наб д. 4/5 Тираж 590 ВНИИПИ Государственного ко по делам изобретений и 13035, Москва, Ж, Раушска
СмотретьЗаявка
4102012, 31.07.1986
ПРЕДПРИЯТИЕ ПЯ А-3756
ВЕСЕЛОВСКИЙ ВАЛЕРИЙ ВАЛЕНТИНОВИЧ, ГРИЦЬ ВАЛЕРИЙ МАТВЕЕВИЧ
МПК / Метки
МПК: G06F 12/00, G11C 19/00
Метки: блоков, буферное, запоминающее, информации, отображения
Опубликовано: 23.07.1988
Код ссылки
<a href="https://patents.su/7-1411830-bufernoe-zapominayushhee-ustrojjstvo-dlya-blokov-otobrazheniya-informacii.html" target="_blank" rel="follow" title="База патентов СССР">Буферное запоминающее устройство для блоков отображения информации</a>
Предыдущий патент: Асинхронный регистр сдвига на мдп-транзисторах
Следующий патент: Цифровая линия задержки
Случайный патент: Поли(фенилфосфазенизотиоцианат)этиленимин в качестве антипирена и способ его получения