Буферное запоминающее устройство

Изобретение относится к вычислительной технике и может быть использовано в качестве буферного запоми".нающего устройства в системах сбораи обработки информации, работающих5в режиме с предварительным накоплением блбка данных, в частности, для регистрации информации на магнитнойленте с использованием блокированныхзаписей данных,Целью изобретения является снижение потребляемой устройством мощ.ности и расширение области применения устройства за счет обеспечениячтения в режиме "последним вошел -первым вьппел",На чертеже изображена функциональная схема устройства.Устройство содержит блоки 11-арпа мяти с информационными входами 2 йвыходами 3, ключи 4,-4 м, вход 5 на"пряжения питания, триггеры б,-бм,группу элементов ИЛИ 7-7 м, первый 8и второй 9 входы установки, первый 25блок 10 сравнения с константой, с первой по третью группы элементов И 111112,-12 м, 13-13 м, первый 14 имфвторой 5 входы управления режимомработы, вход 16 стробирования, первый 17 и второй 18 элементы НЕ, спервого по пятый элементы И 19-23,третий вход 24 установки, второй блок25 сравнения с константой, с первого потретий формирователи 26 - 28 импульсов,с первого по третий дешифраторы 29-31,. счетчик 32 адреса, счетчик 33 ячеек памяти, с первого по третий элементы ИЛИ34 - 36, элемент 37 задержки, элемент ИЛИгНЕ 38, выход 39 окончаниячтения и выход 40 окончания записи,Число и+1 разрядов счетчика 32 адреса равно числу ячеек памяти всехблоков 1 -1 и определяет информациионную емкость устройства. Число разрядов счетчика 32 ячеек памяти превышает на единицу разрядность счетчика32 адреса. Каждый из блоков 1-1 содержит М ячеек памяти,Устройство работает следующим об 50разом.Перед началом работы сигналом повходу 24 счетчики 32 и 33 и триггеры 6-бустанавливаются в нулевоесостояние сигналом "0" на входе 9.Триггер 6, устанавливается в единичное состояние сигналом "1" на входе 8.Устройство имеет три режима работы; режим записи, режим чтения с дисциплиной обслуживания "первым вошел- первым вышел (Г 1 РО), режим чтения с дисциплиной обслуживания "последним вошел - первым вышел" (1.1 РО),Режим записи задается высоким уровнем сигнала на входе 14, Высокий уровень сигнала на выходе триггера 6 разрешает прохождение через ключ. 4 питающего, напряжения с входа 5 к блоку 11 памяти. Низкие уровни сигналов на выходах остальных триггеров 6-бм блокируют прохождение питающего напряжения на блоки 1 -1С приходом информационной посылки на входы 2 в сопровождении сигнала на входе 16, воздействующего на дешифратор 29, осуществляется запись данных в первую ячейку блока 11. Задним фронтом сигнала на входе 16, проходящим через элементы И 22 и ИЛИ 34, модифицируется содержимое счетчиков 32 и 33, т.е. к их содержимому добавляется единица. Запись последующих информационных посылок с входа 2 осуществляется аналогично, Во время записи в блок 1 М-й информационной посылки, где константа Х(И , на выходе блока 10 появляется сигнал совпадения адреса с константой И, и на выходе дешифратора 30 появляется сигнал, который через открытый элемент И 11 устанавливает триггер 6 в единичное состояние. Высокий уровень сигнала на выходе триггера б подает через ключ 4 питающее напряжение на блок 1 памяти. Величина И выбирается такой, чтобы выполнялось соотношениеИ -Имаксгде Й, - максимальная частота поступления сигнала по входу 16;время, необходимое навключение следующего блока 1;Яо - количество ячеек блока 1памяти. Аналогично производится включение в работу всех последующих блоков 1- 1 и запись в них информационных по- МХсылок. При этом моменты включения блоков 1,определяются дешифратором 30, сигналы с выходов которого поочередно через открытые элементы И 11, начиная с второго, устанавливают в единичное состояние триггеры 6-5 м.Формула изобретения Буферное запоминающее устройство, содержащее М (где М - целое число) блоков памяти, (и+1)-разрядный счетчик адреса, где (и+1) - целое число, 1=1 оеМ), первый элемент И, первый и второй дешифраторы, М ключей, М з 141704Длительность режима записи определяется временем присутствия высокого уровня сигнала на входе 14. Момент заполнения информационной емкости5 устройства Фиксируется высоким уровнем сигнала на выходе 40.Режим чтения с дисциплиной обслуживания Р 1 РО задается установкой низкого уровня спгнала на входе 14 и высокого уровня сигнала на входе 15. При установке этого режима чтения по положительному перепаду сигнала на выходе элемента И 19 Формирователь 26 Формирует сигнал, который через эле мент ИЛИ 35 устанавливает счетчик 32 в нулевое состояние. Одновременно с этим по отрицательному перепаду сигнала на входе 14 формирователь 27 Формирует сигнал, который стробирует 20 дешифратор 31, выходные сигналы которого обеспечивают отключение тех из блоков 1 -1 , на которые подано питающее напряжение, но данные в которые не записывались. На входы 14 бло ков 1 подается низкий уровень сигнала, задающий для них режим чтения. При выполнении операции чтения на вход 1 б подается запрос чтения, который, воздействуя на дешифратор 29, 30 обеспечивает чтение на выходы 3 информации из первой ячейки блока 1 .По окончании чтения задним, фронтом сигнала на входе 16, проходящем элементы И 23 и ИЛИ 34, прибавляется единица к содержимому счетчика 32, а сигналом с выхода элемента ИЛИ 36 из счетчика 33 вычитаетсяединица. Чтение последующих информационных посылок из устройства осуществляется 40 аналогично. После того, как чтение данных из первого блока 1 закончится и начнется чтение из следующего, например блока 1, сигналом на вто- ром выходе дешифратора 29 через от крытый первый элемент И 12 триггер б, устанавливается в нулевое состояние, что приводит к отключению питающего напряжения от блока 1, Аналогично после того, как будет закончено чтение информации из каждого из после" дующих блоков 1-1 , последние отключаются от входа 5. При чтении информации в момент, когда содержимоесчетчика 33 равно И -И, что Фиксируется блоком 25, выходной сигнал последнего устанавливает через . элемент И 11 триггер 6, в единичное состояние, подготавливая тем самым блок 1 к заО 4писк данных. По окончании чтения данных, которое фиксируется появлением высокого уровня сигнала на выходе 39, срабатывает Формирователь 28, выходн ной сигнал которого через элементы ИЛИ 7 группы подтверждает нулевое состояние триггеров б-бц.Режим чтения с дисциплиной обслуживания ЫРО по окончании режима запи" си задается установкой низкого уровня сигнала на входах 14 и 15. При этом выходной сигнал формирователя 27 стробирует дешифратор 31 и выполняет отключение от входа 5 питания тех из блоков 1 -1 щ, данные в которые не записаны. 11 ри выполнении операции чтения на вход 16 поступает запрос чтения, который, воздействуя на дешифратор 29, обеспечивает чтение на выходы 3 данных из последней заполненной в режиме записи ячейки последнего из блоков 1 -1 адрес которой содержит 1 Мфся в счетчике 32. По окончании чтения задним фронтом сигнала на входе 16, проходящим через элементы И 21 и ИЛИ 36, из содержимого счетчиков 32 и 33 вычитается единица. Чтение последующих информационных посылок осуществляется аналогично. После того, как чтение данных из 1-го (где 1( сМ) блока закончится и начнется чтение из (1-1) -го блока 1, сигналом на (1-1)-м выходе дешифратора 29 через открытый 1-й элемент И 13 и элемент ИЛИ 7 1-й триггер 6 устанавливается в нулевое состояние, что отключает 1-й блок 1 от входа 5 питания. Аналогично после того, как будет закончено чтение информации из всех блоков 1"1 щ, все они будут отключены от входа 5 питания. После того, как будет считана последняя информационная посылка из первого блока 1 , появляется сигнал на выходе заема счетчика 32, который через элемент 37 за; держки и элемент ИЛИ 35 поступает на вход установки в "0" счетчика 32, подготавливая его к режиму записи данных.5 14триггеров, первую и вторую группыэлементов И, первый и второй элементы НЕ и первый блок сравнения с константой, причем информационные. входыи выходы блоков памяти соответственно объединены и являются информационными входами и информационными выходами устройства, выходы и младшихразрядов счетчика адреса соединены свходами спервого по и-й первого блока сравнения с константой и адресными входами блоков памяти, входы разрешения записи-чтения которых подключены к оДноименным выходам первого ,дешуфратора, вход стробирования которого соединен с входом стробирования первого блока сравнения с константой и является входом стробирования устройства, информационные входы первого и второго дешифраторов подключены к. выходам 1.старших разрядов счетчика адреса, выход первого блока срав:нения с консТантой соединен с входом стробирования второго дешифратора, выходы которого подключены к первым входам элементов И с второго по М-й первой группы, вход питания каждого блока памяти соединен с выходом одноименного ключа, вход управления которого подключен к выходу одноименного триггера, вход установки в "1" которого соединен с выходом одноименного элемента И первой группы, вход установки в "О" первого триггера подключен к выходу первого элемента И рторой группы, первые входы элементов И с 1-Ро по М-й второй группы соединены соответственно с выходами с М-го по 1-й первого дешифратора, входы напряжения питания ключей объединены и являются входом напряжения питания устройства, информационный вход первого триггера является первым установочным входом устройства, информационные входы триггеров с второго по М-й объединены и являются вторым установочным входом устройст-ва, входы синхронизации триггеров объединены и являются третьим уста новочным входом устройства, о т л ич а ю щ е е с я тем, что, с целью снижения потребляемой устройством мощности и расширения области применения устройства эа счет обеспечения чтения в режиме "последним вошел - первым вышел", в устройство введены второй блок сравнения с константой, третий дешифратор, (и+1+1)-разрядный 17040 6счетчик ячеек памяти, третья группаэлементов И, с первого по третийформирователи импульсов, с первогопо пятый элемент И, с первого по третий элементы ИЛИ, элемент задержки,элемент ИЛИ-НЕ и группа элементов ИЛИ,причем входы установки в "0" триггеров с второго по М-й соединены с вы-.10 ходами элементов ИЛИ группы, первыевходы которых подключены к выходамтретьего дешифратора, информационныевходы которого соединены с выходами1 старших разрядов счетчика объемапамяти, входами первой группы элемента 4 ЛЗ-НЕ и входами первой группывторого блока сравнения с константой, входы второй группы которого ивходы второй группы элемента ИЛИ-НЕ що подключены к выходам и младших разрядов счетчика объема памяти, входсброса которого соединен с входамисинхронизации триггеров и первым вхо"дом второго элемента ИЛИ, выход ко торого подключен к входу сброса счетчика адреса, выход заема которого соединен с входом элемента задержки,выход которого подключен к второмувходу второго элемента ИЛИ, третийвход которого соединен с выходом первого формирователя импульсов, входкоторого соединен с выходом первогоэлемента И, первым входом первого элемента И первой группы, вторыми входами элементов И с первого по (Мд 1)-йвторой группы и первым входом пятогоэлемента И, выход которого подключенк первому входу первого элемента ИЛИи первому входу третьего элемента ИЛ 1,выход которого соединен с входом обратного счета счетчика ячеек памяти, выходпереполнения и вхоД прямого счета которого подключены соответственно к входуэлемента ИЛИ-НЕ и к выходу четвертого элемента И и второму входу первого элемента ИЛИ, выход которого под"ключен к входу прямого счета счетчикаадреса, вход обратного счета которогои второй вход третьего элемента ИЛИсоединены с выходом третьего элемента И, первый вход которого подключенк выходу второго элемента И и первымвходам элементов И третьей группы,вторые входы которых соединены с выходами с первого по (М)-й первогодешифратора, вход стробирования третьего дешифратора подключен к выходувторого формирователя импульсов, входстробирования второго блока сравненияСоставитель Т,ЗайцеваТехред А.Кравчук Корректор В.Бутя Редактор Е.Копч Подписно дарственного комитета СССРизобретений и открытийЖ, Раушская наб., д. 4/ ВНИИПИ Го по дела 13035, Москл. Проектная, 4 Производственно-полиграфическое предприятие, г. Ужго 7 14 с константой, первый вход четвертого элемента И, вторые входы третьего и пятого элементов И соединены с вхо" дом стробирования первого дешифратора, выход второго блока сравнения с константой подключен к второму входу первого элемента И первой группы, вторые входы элементов И 5 И группы соединены с выходами элементов И с второго по М-й второй группы, выходы элементов И третьвй группы подключены к третьим входам элементов ИЛИ группы, четвертые входы которых соединены с выходом третьего формирователя импульсов, вход которого подключен к выходу элемента ИЛИ-НЕ, первые входы первого и второго алементов И подключены к выходу первого элемента НЕ, вход которого, вход втоаказ 4070/49 Тираж 590 17040 8рого формирователя импульсов, второйвход четвертого элемента И, вторыевходы элементов И с второго по И-йпервой группы, второй вход И-го эле 5мента И второй группы и входы записичтения блоков памяти объединены и являются первым входом управления режимом работы устройства, второй входвторого элемента И подключен к вьмоду второго элемента НЕ, вход которого и второй вход первого элемента Иобъединены и являются .вторым входомуправления режимом работы устройства,выходом окончания чтения которого является выход элемента ИЛИ-НЕ, выходомокончания записи устройства являетсявыход переполнения счетчика ячеекпамяти,