Логическое запоминающее устройство

(19 1 С 15/00 ПИСАНИЕ ИЗОБРЕТЕНИ У 46 ий КозюмиМищенко роника, 1 льство СССРС 15/00, 1983МИНАЮЩЕЕ УСТосится к областики и может бытьации систем лог СУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ АВТОРСКОМУ СВИДЕТЕЛЬСТ(57) Изобретение отвычислительной технприменено для реали ческих функций и построения цифровыхфункциональных преобразователей.Цель изобретения - повышение надежности и упрощение устройства. Устройство. содержит дешифратор, группу элементов И, ш матричных накопителей,ш групп сумматоров по модулю два и шкоммутаторов. При подаче на входы элементов И двоичных переменных ххи на входы дешифратора двоичныхпеременных хх (где п - разрядность адреса устройства) на выходах устройства реализуется системабулевых функций 2 2,. 1 з.п, ф-лы,1 ил.Изобретение относится к вычислительной технике и может быть применено для реализации систем логическихфункций и построения цифровых функциональных преобразователей,Цель изобретения - повышение надежности и упрощение логического запоминающего устройства.На чертеже изображена структурная 10схема устройства,Устройство содержит дешифратор 1,группу элементов И 2, матричные накопители 3 - 3 группу сумматоровпо модулю два 4, - 4 и коммутаторы 1 В5 -5 , иадресных входов устройства,(п - разрядность адреса) подключены к входам б элементов И 2, оставшиеся 1 адресных входов - к входам 7дешифратора 1. Выходы 8,-8 коммутаторов 5, -5,являются выходами устрой-.ства. Каждый коммутатор содержит группу элементов И 9, сумматор по модулюдва 10.Логическое запоминающее устройство 25работает следующим образом.Любая. булева функция и переменных2(хзх) может быть представлена ввиде30Е(х,х)- ф(х,х Вх ср (х,ух 1),где с, и Чу - некоторые булевы функции (и)-й переменной.Все ш логических функций К(х,ух)у реализуемые соответственно на выходах 8 -8 устройства, разлагаются согласно выражению (1) по и-Е переменным, тогда каждой функции Х;(хзт х ) (1=1, ш) соответствует 40система из 2 Функций Ц,1 (х и-к+ х) (3=11 2" ). В накопитель 3; заносятся без повторения только невзаимоинверсные функции к переменных Ц.; 1 каждый накопитель 3 имеет 45 2 ячеек. В о-й ячейке хранятся и-е разряды (Ч=1,2) всех занесенных Функций (;1 . Причем каждая занесенная Функция с;1 занимает свой столбец в накопителе 3;.50Таким образом, переменные, поступающие на вход 7 дешифратора 1, определяют номер разряда функций (;1 и-Е переменные, по которым разлагаются функции Г;, поступают на входыщ-М1= С. Сыэлементов И 2, где формиуогруются всевозможные конъюнкции рангов г 2, и-х из пбступающих перемениых хСумматоров по модулю два 4, столько, сколько записано функций Я; накопителя 3 Обозначим это число р1 1 Тогда число элементов И 9, в коммута" торе 5 также равно р . Причем выход я-го сумматора (я=1, р, ) по модулю два из группы 4; подключен к второму входу я-го элемента И 9 коммутатора 5, . Первый вход я"го элемента И 9; подключен к я-му выходу накопителя 3 т.е. к некоторой функции с,з .Входы я-го элемента неравнозначность из группы 4, соединены с выходами тех элементов И 2, реализуемые которыми конъюнкции соответствуют таким Ц;1 у чтоц); = с; или у; = и . Если ранг конъюнкции равен единице, то на вход з-го сумматора по модулю два поступает соответствующая переменная.Первые входы сумматора по модулю два 10, соединены с выходами элементов И 2 из условия:Ч;1 =(,з 1=1 у 2 у Я=1, Р .Таким образом, при подаче двоичных переменных х хна вход 6 и х х на вход 7 устройства наП Кего выходах 8,-8 ы реализуется система булевых Фувхций 8 б,.Формула изобретения1. Логическое запоминающее устройство, содержащее дешифратор, матричный накопитель и коммутаторы, информационные входы которых соединены с выходами матричного накопителя, причем входы дешифратора являются одними из адресных входов устройства, о т л и ч а ю щ е е с я тем, что, с целЬю упрощения и повышения надежности устройства, в него введены группы сумматоров по модулю два и группа элементов И, входь 1 которых являются другими адресными входами устройства, а выходы соединены с входами сумматоров по модулю два(групп и первыми управляющими входами коммутаторов, выходы которых являются выходами устройства, вторые управляющие входы коммутаторов соединены,с выходами сумматоров по модулю два соответствующей группы, выходы дешифратора соединены со входами матричного накопителя.1359801 Составитель В, Рудакеедактор Н. Слободяник Техред Л.Сердюкова орА. Ильин,К 57/51 Тираж 588 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий. 113035, Москва, Ж, Раушская наб., д.писное изводственно-полиграфическое предприятие, г. Ужгород, ул, Проектная 2. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что каждый коммутатор содержит элементы И и сумматор по модулю два, выход которого является выходом коммутатора, первые входы являются первыми управ" ляющими входами коммутатора, вторыевходы соединены с выходами элементовИ, первые входы которых являются ин"формационными входами коммутатора,вторыми управляющими входами которого являются вторые входы элементов И.