Ячейка памяти

(19) ПИСАНИЕ ИЗОБРЕТ 7 нныи институ умо 7, 9 2, р. 11, с. 58 ик ля и х,стт повышение ст та памяти. Я полупроводни эпитаксиальн держи 1 ивф а памят ипа,подложку й 2 р-ти 3, 4, об сталличе ика 6, 1 а, дифастикого к14,и с зионные о с емо поев поликрилои диэлект и Риг. ОСУДАРСТВЕННЫЙ КОМИТЕТ ССО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ(57) Изобретение относитсяэлектронике и предназначен пользования в цифровых устроис частности в запоминающих ус х ЭВМ. Целью изобретения яв пени интеграции элеменковую поверхность 7 канавки в эпитаксиальном слое, донную область 8канавки, слой параэлектрика 10, омический контакт 12 полупроводникового слоя 9 с второй диффузной областью 4, омический контакт 15 третьегслоя поликристаллического кремния13 с областью второго слоя поликристаллического кремния 9, омическийконтакт 16 слоя 13 с металлической .шиной 17, участок 18 объединенногослоя области третьего слоя поликристаллического кремния, транзистор 19типа метан-параэлектрик, ЩП-транзистор 20 со встроенным каналом, управляющий 1 ЩП в транзист 21, выводпитания 22, шину строк 23 и шинустолбца 24. В ячейке имеется одинтранзистор, образующий бистабильныйэлемент, и один транзистор управления, причем в качестве резистора используется слой 13 практически незанимающий площади. 2 ил.13616Изобретение относится к микроэлектронике и предназначено для ис.пользования в цифровых устройствах,в частности в запоминающих устройствах ЭВМ,Цель изобретения - повышение степени интеграции элемента памяти.На фиг. 1 показана структура запоминающего. элемента, поперечный 10разрез, на фиг. 2 - эквивалентнаясхема запоминающего элемента.Ячейка содержит полупроводниковую подложку 1 и -типа, эпитаксиальный слой 2 р-типа, первую диффузионную область 3 и -типа, вторую диффузионную область 4 область 5 первогослоя поликристаллического кремния,первый слой 6 диэлектрика, боковуюповерхность 7 канавки в эпитаксиальном слое, донная область 8 канавки,область второго слоя 9 поликристаллического кремния,. слой 10 параэлектрика, второй слой 11 диэлектрика,омический контакт 12 полупроводникового слоя 9 с второй диффузионнойобласть 4, область третьего слоя 13поликристаллического кремния, третийслой 14 диэлектрика, омический кон,такт 15 третьего слоя 13 поликристаллического кремния с областью второгослоя 9 поликристаллического кремния,омический контакт 16 третьего слоя13 поликристаллического Мремния сметаллической шиной 17, участок 18объединенного слоя области третьегослоя поликристаллического кремния,транзистор 19 типа метан-параэлектрик - полупроводник (МПП). МДП-транзистор 20 со встроенным каналом, 40управляющий МДП в транзист 21, вывод22 питания, шину 23 строки и шину 24столбца.Ячейка памяти работает следующимобразом, 45Подложка 1 заземляется, а шина 17соединяется с "плюсом источника питания. Электрод затвора 5 соединяется с шиной выборки строки (при создании матричного накопителя он яв,ляется частью шины Х), а область 3истока управляющего МДП-транзистора - с шиной столбца (область 3 может являться одновременно шинойстолбца). Подложка 1 и область 4 и -типа образуют исток и сток транзистора, затвором которого является полупроводниковый слой 9, канал образуется в слое 2 р-типа у боковой поверх 272ности 7 углубления и отделен от затвора слоем 1 О параэлектрика (транзистор типа металл-параэлектрик -полупроводник). Одновременно в структуре сформирован МДП-транзистор совстроенным каналом п-типа, истокомкоторого является полупроводниковыйслой 9 в месте его контакта 15 сослоем 13, стоком - шина 17, затво- "ром - слой 9, а канал образуется вслое 13,В режиме хранения напряжение нашине 23 строки равно нулю, МДП-транзистор 21 закрыт и бистабильный элемент отключен от шины 24 столбца,При записи на шине столбца устанавливается напряжение логического нуля или логической единицы, После этого на шину строки 23 подается импульс, отпирающий МДП-транзистор 21.,При считывании на шине 24 столбцапредварительно устанавливают напряжение логической единицы, котороедалее поддерживается емкостью шины.После этого подается импульс на шину23 строки, отпирающий МДП-транзистор21, в результате чего напряжение нашине 24 понижается при считываниилогического нуля или остается неизменным при считывании логической единицы, что воспринимается усилителемсчитывания.В прецлагаемой ячейке памяти имеется один транзистор, образующий бистабильный элемент, и один транзистор управления, причем в качестве резистора используется слой 13, практически не занимающий дополнительной площади.Формула изобретенияЯчейка памяти, содержащая полупроводниковую подложку п-типа про-. водимости, эпитаксиальный слой р-типа проводимости, расположенный на поверхности полупроводниковой подложки, первую и вторую диффузионные+области и -типа проводимости, расположенные в приповерхностной области эпитаксиального слоя, первый слой диэлектрика, расположенный на поверхности эпитаксиального слоя, область первого слоя поликристаллического кремния, расположенную на первом слое диэлектрика между первой и второй диффузионными областями п-типа1361627 Составитель Б.ВенкоТехред М.Дидык орректор М.Шарош едактор етр Тираж 588 ПодписноеГосударственного комитета СССРделам изобретений и открытийосква, Ж, Раушская наб., д. 4/5 акаэ 6297 5 ВНИИПИ п 3035, Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 проводимости, канавку, расположеннуюв эпитаксиальном слое и приповерхностной области полупроводниковойподложки, одна из сторон канавки примыкает к первой диффузионной области и -типа проводимости, второй слойдиэлектрика, расположенный внутриканавки, второй слой поликристаллического кремния, расположенный на 10поверхности второго слоя диэлектрика, третий слой диэлектрика, расположенный на поверхности первого ивторого слоев поликристаллическогокремния, причем полупроводниковая 15подложка, первая диффузионная область п-типа проводимости и второйслой поликристаллического кремнияобразуют соответственно сток, истоки затвор запоминающего МДП-транзис ртора, первая, вторая диффузионныеобласти п-типа проводимости и первый слойполикристаллического кремния образуют соответственно исток,сток и затвор ключевого МДП-транзистора, о т л и ч а ю щ а я с я тем,что, с целью повышения степени интеграции ячейки памяти, она содержитслой параэлектрика, расположенныйна боковой поверхности канавки, примыкающей к первой диффузионной области п-типа проводимости, область второго слоя поликристаллического кремния, расположенная на поверхностипервой диффузионной области и -типапроводимости, третий слой поликрис- .таллического кремния, первый, второйи третий участки которого расположены соответственно на поверхности второго слоя поликристаллического кремния, поверхности участка третьегослоя диэлектрика, расположенного навтором слое поликристаллическогокремния, и на поверхности участкапервого слоя диэлектрика, расположенного на поверхности первой диффузионной области п-типа проводимости,причем первый, третий участки третьего слоя поликристаллического кремния и второй слой поликристаллического кремния образуют соответственно исток, сток и затвор нагрузочноготранзистора.