Матричный накопитель для полупроводникового запоминающего устройства
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
, т. 6,РШ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Заявка кл. (л 11 С 1 Ржанов мы памяти структур. -вып, 6.(54) МАТРИЧНЫЙ НАКОПИТЕЛЬ ДЛЯ ПОЛУПРОВОДНИКОВОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА(57) Изобретение относится к вычислительной технике и может быть использовано для записи, хранения и считывания информации в вычислительном устройстве. Целью изобретения является упрощение матричного накопителя. Поставленная цель достигается за счет введения выпрямительных диодов 3, аноды которых соединены с соответствующими затворами соответствующих запоминающих транзисторов, стоки которых подключены к катодам соответствующих диодов. 2 ил.1358001 Формула изобретения 35 Тираж 588дприятие, г. Уж Подписноед, ул. Проектная, 4 Изобретение относится к вычислительной технике и может быть использовано для записи, хранения и считывания информации в вычислительном устройстве. 5Целью изобретения является упрощениематричного накопителя,На фиг. 1 изображена электрическаясхема накопителя; на фиг. 2 - структура накопителя.Накопитель содержит ячейки 1 памяти,каждая из которых состоит из запоминающих транзисторов 2 и выпрямительныхдиодов 3, числовые шины 4 и разрядные шины 5. Истоковые области 6 транзистора образуют числовые шины (фиг. 2),область 7 образует стоки транзистора,на которых сформированы диоды 3, например диоды Шоттки, диэлектрическийслой 8 является запоминающим, металлический слой 9 образует разрядные шины.Изоляция запоминающих транзисторов осуществляется разделительными канавками 10.Все слои нанесены на полупроводниковуюподложку 11.Рассмотрим работу матричного накопителя на примере, когда полупроводниковаяподложка 11 имеет р-тип проводимости,а области 6 и 7 имеют и-тип проводимости. При записи О на числовую шину 4(исток) подается потенциал отрицательнойполярности, а на разрядную шину 5положительный потенциал, величина которого достаточна для того, чтобы в диэлектрическом слое 8 сформировался отрицательный объемный заряд, который сохраняется при отключении питания.Пороговое напряжение транзистора определяется выражением Чп (О) =4+ -- , (1)йсгде Ч, - исходное пороговое напряжениетранзистора;Я - величина заряда, сформированного при записи О в диэлектрическом слое 8;С - емкость подзатворного диэлектрика.Для записи 1 полярность напряжения, 45 подаваемого на разрядную 5 и числовую 4 шины, изменяется и в диэлектрическом слое 8 формируется положительный заряд. ПороРцг,ВНИИПИ Заказ 5507/52Производственно-полиграфическое говое напряжение транзистора, определяемое выражением (1), приобретает следующее значение: В режиме считывания на числовую шину 4 подается отрицательный потенциал, а на разрядную шину 5 - положительный, величина которого определяется соот- ношением Ч. (1) (Ч(Ч. (0)Если записана , то между стоком и истоком образуется инверсионный канал носителей п-типа, и в цепи появляется ток, что соответствует считыванию 1, так как диод 3 находится в прямом смещении. Если записан О, то образование инверсионного канала между стоком и истоком при напряжении на разрядной шине 5, равном Ч не происходит, и ток определяется током обратносмещенного р-и-перехо да стока, что соответствует считыванию О,При выборе числовой шины 4 и разрядной шины 5 связь между шинами осуществляется через выбранную ячейку 1 памяти и через остальные невыбра нные ячейки (фиг. 1).Рассмотрим случай, когда канал ячейки 1 памяти закрыт (записан О), а канал остальных ячеек открыт (записана 1). Ток через невыбранные ячейки не превышает тока обратносмещенного диода к стоку, что позволяет пренебречь связью между числовыми и разрядными шинами через невыбранные ячейки. Матричный накопитель для полупроводникового запоминающего устройства, содержащий числовые и разрядные шины, в перекрестиях которых включены запоминающие транзисторы, истоки которых подключены к соответствующим числОвым шинам, а затворы - к соответствующим разрядным шинам, отличающийся тем, что, с целью упрощения накопителя, он содержит выпрямительные диоды, аноды которых соединены с затворами соответствующих запоминающих транзисторов, стоки которых подключены к катодам соответствующих выпрямительных диодов.
СмотретьЗаявка
3629426, 03.08.1983
ТАГАНРОГСКИЙ РАДИОТЕХНИЧЕСКИЙ ИНСТИТУТ ИМ. В. Д. КАЛМЫКОВА
ГАРИЦЫН АЛЕКСАНДР ГЕОРГИЕВИЧ, ДЫМШИЦ МИХАИЛ МИХАЙЛОВИЧ, НАУМЧЕНКО АЛЕКСАНДР СЕРАФИМОВИЧ
МПК / Метки
МПК: G11C 11/40, G11C 17/00
Метки: запоминающего, матричный, накопитель, полупроводникового, устройства
Опубликовано: 07.12.1987
Код ссылки
<a href="https://patents.su/2-1358001-matrichnyjj-nakopitel-dlya-poluprovodnikovogo-zapominayushhego-ustrojjstva.html" target="_blank" rel="follow" title="База патентов СССР">Матричный накопитель для полупроводникового запоминающего устройства</a>
Предыдущий патент: Устройство для измерения достоверности цифровой магнитной записи
Следующий патент: Элемент памяти
Случайный патент: Транспортно-энергетический гидроузел