Козюминский

Номер патента: 1795558

Опубликовано: 15.02.1993

Авторы: Загородный, Козюминский, Михайлов

МПК: H03M 9/00

Метки: ввода-вывода, данных

...на выходе последовательной информации регистра 1 и поступитна блок управления 2, где установит триггеры 7, 4, 8, 3 в состояние "1", т.к, элемент 11И будет открыт разрешающим потенциаломс инверсного выхода триггера 3. При этомсигналом с инверсного выхода триггера 8будет разорвана цепь прохождения сигналов синхронизации со входа 16 на выход 25и прекратится ввод данных в регистр 1,8 ывод данных из регистра 1 последовательным кодом осуществляется, если навходе 17 присутствует "1" и триггер 8 установлен в состояние "0". Кроме того, условием разрешения вывода данных являетсяпризнак наличия данных в регистре 1 (в этомслучае триггер 4 находится в состоянии "1"),При этих условиях триггер 3 устанавливается в состояние "1" и начинается вывод...

Номер патента: 1674122

Опубликовано: 30.08.1991

Авторы: Козюминский, Насимов

МПК: G06F 9/22

Метки: микропрограммное

...У, так и устойчивогопеоехода автомата из одного состояния вдругое,В СОСТОЙНИИ 001,2 ПадаВТОМдта Ао В ЗаВИСИМОСТИ ОТ ВХодНЫХ СИГНВЛОВ Хо ПрОИСХОдит инициализация одного из подавтоматовА 1 или А 2 (пусть зто будет А 1). При этом навыходах 30 блокаВырабатывается код настройки Ъ =-Ф 1, на выходах 31 блока 1 - ,код Ов. а на выходе 32 блока 1- сигнал Уз,Сигиал Уэ разрешает запись кода О 1 в регистр настройки 4 и одновременно запрещает прохождение кода И через группуэлементов И 8 на выход устройства 22. Тем самым исключается влияние выходных сигналов 30 блока 1 при формировании кода настройки на объект управления. При поступлении сигнала Уз на вход местного бло ка управления 5 на первом выходе блока 5 вырабатывается единичный потенциал....

Номер патента: 1509889

Опубликовано: 23.09.1989

Авторы: Козюминский, Насимов

МПК: G06F 9/22

Метки: микропрограммное

...состоянию Ч. Кроме того,сигналом у, обнуляется регистр 5.Таким образом) сигналом у схемаустройства подготовлена к реализацииподавтомата А, функционирование которого определяется микропрограм"мой МПоС приходом синхросигнала С (приэтом элемент И 14 по входу, подключенному к выходу элемента ИЛИ 18,является открытым) осуществляетсяпереход подавтомата А в следующеесостояние, определяемое выходнымисигналами 30 блока 1. Период следования синхросигналов С( определяетсяисходя из обеспечения как устойчивого перехода подавтомата из одногосостояния в другое, так и устойчивого функционирования объекта управления, на который поступают управ ляющие сигналы у- оВ состоянии Я;, подавтомата Апроисходит инициализация подавтомата А (или...

Номер патента: 1363247

Опубликовано: 30.12.1987

Авторы: Авгуль, Козюминский, Седухин, Якуш

МПК: G06F 17/16

Метки: матриц, перемножения

...и подаются на входы блока 10 умножения. С выхода блока 10 умножения произведение а Ьпоступает на вход сумма 11 11тора 11, на второй вход которого поступают нули, так какрегистр 9 блока 5, постоянно находится в нулевом состоянии. В результате на первом такте на выходе сумматора 11 формиру 1 ется накапливаемая сумма С = 0 +11 + аЬ , . На втором . такте накапливаемая сумма Сзаписывается в ре 11гистр 9 блока 5, . В блоке 5, аналогично формируется накапливаемая сумма С 2, =О+а 2, Ь . Вблоке 5 с регистров 8 и 7 на входы блока 102 умножения подаются элементы а и12 Ь, соответственно. На выходе сумма 21тора 11 формируется накапливаемая сумма С = С, + а 12 Ь, . На треть-,.2ем такте в блоке 5 , аналогично формируется накапливаемая сумма С э 1э...

Номер патента: 1359801

Опубликовано: 15.12.1987

Авторы: Авгуль, Козюминский, Мищенко, Терешко

МПК: G11C 15/00

Метки: запоминающее, логическое

...хранятся и-е разряды (Ч=1,2) всех занесенных Функций (;1 . Причем каждая занесенная Функция с;1 занимает свой столбец в накопителе 3;.50Таким образом, переменные, поступающие на вход 7 дешифратора 1, определяют номер разряда функций (;1 и-Е переменные, по которым разлагаются функции Г;, поступают на входыщ-М1= С. Сыэлементов И 2, где формиуогруются всевозможные конъюнкции рангов г 2, и-х из пбступающих перемениых хСумматоров по модулю два 4, столько, сколько записано функций Я; накопителя 3 Обозначим это число р1 1 Тогда число элементов И 9, в коммута" торе 5 также равно р . Причем выход я-го сумматора (я=1, р, ) по модулю два из группы 4; подключен к второму входу я-го элемента И 9 коммутатора 5, . Первый вход я"го элемента И 9;...

Номер патента: 1236548

Опубликовано: 07.06.1986

Авторы: Козюминский, Мятликов

МПК: G06F 12/02, G11C 8/00

Метки: адресное

...и код 25 адреса без изменения поступает на входы дешифратора 8, на выходе которого возбуждается адресная шина, определяемая кодом адреса. Режим адресации с маскированием используется при необходимости возбуждения одновременно нескольких выходных шин 9. В этом случае на управляющие входы 3 поступает сигнал И= 1. Тогда блок элементов И 7 открыт и код маски с выхода регистра маски 5 поступает через элементы И 7 на вторые входы элементов ИЛИ 6, где происходит поразрядное логическое сложение кода адреса и кода маски. В результате возможно возбуждение произвольных прямых и инверсных входов преобразователя двоичного кода в унитарный код, что в свою очередь возбуждает несколько его выходных шин.Рассмотрим пример адресации с маскированием....

Номер патента: 1233159

Опубликовано: 23.05.1986

Авторы: Козюминский, Мятликов

МПК: G06F 15/00

Метки: вычислительная

...этого режима на вход десссифратора 2 подается адрес А 1= 1 (на вход 16), на вход 6 - двоичнаяинФормация 1 , на вход 9 сумматоракод настройки О, соответствующий операций а , Сигналы на остальных входах системы равны нулю. Операциявыполняется только в том блокевход элемента 22 которого подключенк возбуждаемому выходу дещифратора 2,что определяется кодом А = 1, поступающим на вход дещифратора 2, По аигналу синхронизации С, подаваемому навход 10, производится запись результата операции в регистр 21 -го блока 1,Режим 2, Операция выполняется в-ом блоке 1 в соответствии с выражениемсВ. С : =Ж С .СК С ,2 О где К С.- содержимое регистра 21Ф3-го блока, 1 Ф В отличие от предыдущего режима работы в этом режиме входная информа 1 цИя Зхх На...

Номер патента: 1228099

Опубликовано: 30.04.1986

Авторы: Витер, Гурьянов, Козюминский, Мищенко, Терешко

МПК: G06F 7/50

Метки: одноразрядный, сумматор, четырехвходовый

...ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬПИЙ(57) Изобретение относится к области вычислительной техники и можетбыть использовано для построениямногооперандных быстродействующихарифметических устройств, в частности, при построении многовходовыхсумматоров для реализации схем умножения и т.п. Целью изобретения является увеличение быстродействия.Поставленная цель достигается тем,что предложенный сумматор содержитсумматор по модулю два, элемент И,при котором реализуется значениепервого переноса, а также четыреэлемента НЕ, десять элементов И иэлемент ИЛИ, с помощью которых, реализуется значение второго перено"са. 1 ил.1228099 7 З 71 6 Ю 17 Редактор Ю. Сере акаэ 2303/49 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,4 ВНИИПИпо...

Номер патента: 1218375

Опубликовано: 15.03.1986

Авторы: Авгуль, Бенкевич, Козюминский, Мищенко

МПК: G06F 7/00

Метки: логический, модуль, универсальный

...настройки модуля на реализациюконкретной булевой функции, на информационные входы-логические переменные реализуемой логической функции. Сигналы настройки принадлежатмножеству0,1. Полученное значение булевой функции снимается с выхода элемента сложения по модулю двХХз 1,1,1,1,1) 1, 1, 1, 0) 1,1,0,1), 1,0,0,1),Тираж 673 Подписное НИИНИ Заказ 1132 нлиал ППП "Патент", г, Ужгород, ул. Проектная, 4 О .ц -цз=Отметим, что элементы И 1-7 могут быть заменены соответственно элементами РАВНОЗНАЧНОСТЬ с одним дополнительным входом, на который в режиме функционирования подается сигнал логической " 1", а в режиме контроля эти входы используются для целей диагностирования, В этом случае будет возможно локализовать константные неисправности с...

Номер патента: 1166096

Опубликовано: 07.07.1985

Авторы: Гурьянов, Козюминский

МПК: G06F 7/38

Метки: накапливающий, сумматор

...И, первый вход которого является входом коррекции разряда,а второй вход подключен к входу разрешения коррекции устройства, крометого, каждая тетрада сумматора выполиена с узлом коррекции, информационные входы которого подключены к выходам второго, третьего и четвертогоразрядов тетрады, а выход узла коррекции подключен к входам коррекции 25второго, третьего.и четвертого разрядов тетрады, причем узел коррекциисодержит пять элементов И, три эле-мента ИЛИ и триггер, нулевой входкоторого подключен к управляющему 30входу устройства, а единичный - квыходу переноса четвертого разрядатетрады, инверсный выход триггераподключен к первому входу .первогоэлемента И узла коррекции, второй З 5вход которого подключен к первым входам первого элемента...

Номер патента: 1140174

Опубликовано: 15.02.1985

Авторы: Афанасьев, Исаев, Козюминский, Мищенко

МПК: G11C 19/00

Метки: регистр

...и информационному входу 20. Вторые входыэлементов И 1 и 2 подключены к входу21 разряда, синхровход С КБ-триггера2 аз я а. 13 подключен к входу 9 р р дВходы 14 и 15 д-го разряда регистра служат для приема соответственно прямого х и инверсного х; значений, входного кода д-го разряда, входы 15 и 18 - для подключения в и-разрядном 55 регистре к прямым и инверсным выходам КБ-триггера 13 последующего (х+1) -го разряда, входы 16 и 19 - для подклю 4 4чеция в п-разрядном регистре к прямому и инверсному выходам КБ-триггера 13 предыдущего (1+1)-го разряда.Схема четырехразрядного регистра (фиг. 2) содержит схемы разрядов 34 -34 (34 - младший разряд, 344, - старший). Информационные входы 21, 18 и 15 -го разряда подключены соответственно к выходам...

Номер патента: 1119004

Опубликовано: 15.10.1984

Авторы: Бобков, Козюминский, Мищенко

МПК: G06F 7/00

Метки: выражений, вычисления, логических, переменных

...а входы дешифратора 2 - к информационным входам ло" гических переменных Х - Х уст.п.ф%ройства. 2 выходов дешифратора 1 подключены ко входам элементов ИЛИ групп элементов ИЛИ 3, - 3пф выходы которых подключены к соответствующим адресных шинам блоков памяти 4 - 4соответственно, 2" информационных выходов каждого блока памяти 4 - 4, подключены к 21 информационным входам коммутаторов 5 - 5, соответственно. Одноименные управляющие входы коммутаторов 5 - 5 объединены и подключены к соответствующим 2 выходам дешифратора 2. Выходы коммутаторов 5 - 5 являются выходами сигналов у " у устройства,Работу устройства рассмотрим на примере реализации системы двух логических функций четырех переменных, заданных таблицей истинности0 0 0 0 О 0 0 0 0 1 0 1 0...

Номер патента: 1092495

Опубликовано: 15.05.1984

Авторы: Витер, Гурьянов, Козюминский, Мищенко

МПК: G06F 7/50

Метки: двоичный, сумматор

...с выходами генерации и распределения переноса данного разряда, а выход первого сумматора по модулю два соединен с выходом суммы данного разряда двоичногосумматора2.Недостатком известного сумматора является ограниченность функциональных возможностей, заключающаясяв невозможности суммирования трехчисел.35Цель изобретения - расширениефункциональных вазможностей двоичного сумматора за счет осуществлениясуммирования трех чисел,Поставленная цель достигается40тем, что в двоичном сумматоре, содержащем в каждом разряде элементыИ, ИЛИ и первый сумматор по модулюдва, первые входы элементов И, ИЛИи первого сумматора па модулю два45подключены к первому входу переносаданного разряда двоичного сумматора,второй вход элемента И...

Номер патента: 1086430

Опубликовано: 15.04.1984

Авторы: Жеребятьев, Козюминский

МПК: G06F 7/62

Метки: временного, двоичный, интервала, код

...частоты,счетчик импульсов, элемент И,триггер управления и блок округлениярезультата измерения 1 ,Недостатком устройства являетсяузкий диапазон измеряемых интервалов.Наиболее близким по техническойсущности к пр.,длагаемому являетсяпреобразователь интервалов временив двоичный код, содержащий генератор импульсов эталонной частоты,элемент И, триггер управления,двоичный счетчик импульсов, причемвыход генератора импульсов эталонной частоты подключен к первомувходу элемента И, второй вход которого соединен с выходом триггерауправления, единичный и нулевойвходы которого подключены к входам"Начало." и "Конец" устройства, выходэлемента И подключен к суммирующему входу двоичного счетчика, выходкоторого является выходом устройства 21,Однако такой...

Номер патента: 1084782

Опубликовано: 07.04.1984

Авторы: Гурьянов, Козюминский, Мищенко

МПК: G06F 7/00

Метки: выражений, вычисления, логических, переменных

...С.Легеэа Корректор: А.Тяско Ред Подписноета СССРытий .аб., д. 4/5 Заказ 011/43 Тираж 699 ВНИИПИ Государственного коми по делам изобретений и от 113035, Москва, Ж, Раушскаялиал ППП Патентфф, г. ужгород, ул. Проектн Э 41Для оценки технико-экономической менных. В этом случае сложность схе эффективности предлагаемого устрой- мы составит 7392 по Квайну, а быства в качестве базового устройства стродействие уменьшится примерно в может. быть выбран мультиплексор, ко- два.раза.торый может использоваться для реализации логических функций н пере При реализации логических функменных. цнй 10 переменных предлагаемым уст"При Н =10 мультиплексор Имеет ройством для Ф= 5 потребуется блок сложность, по Квайну равную 12248, памяти емкостью...

Номер патента: 1084781

Опубликовано: 07.04.1984

Авторы: Козюминский, Окулович, Панчиков, Терешко

МПК: G06F 7/00

Метки: логический, многофункциональный, модуль

...выходтретьего элемейта РАВНОЗНАЧЙОСТЬявляется вторым выходом неисправности устройства. 55На чертеже изображена функциональная схема модуля.Входы 1-4 модуля подключены квходам первого и второго элементов И 5 и б соответственно. Выход 7 60элемента И 5 подключен к первомувходу элемента 8 РАВНОЗНАЧНОСТЬ, авторым входом элемента 8 РАВНОЗНАЧНОСТЬ и первым входом элемента 9РАВНОЗНАЧНОСТЬ является выход 10 " 65 элемента И 6. Вторым входом элемента 9 является вход 11 модуля, а выход элемента 9 является вторым вы ходом 12 модуля. Выхоц 13 элемента 8 подключен к первому входу элемента 14 РАВНОЗНАЧНОСТЬ, вторым входом которого является вход 15 модуля, а выход 16 является первым выходом модуля. На входы 1 и 3 подаются информационные сигналы Х 1 и...

Номер патента: 1053102

Опубликовано: 07.11.1983

Авторы: Гурьянов, Козюминский, Кравченя, Мищенко, Терешко

МПК: G06F 7/50

Метки: адаптируемый, одноразрядный, сумматор, четверичный

...схема устройства.Устройство содержит информационные входы 1-29, на которые поступаютсигналы Х 1-Х 5 либо их инверсии, приэтом Х 1 и ХЗ. являются старшими,разрядами четверйчных цифр операндов,Х 2 и Х 4 - младшими разрядами четве ричиых цифр операндов, Х 5 - сигналпереноса из предыдущего четверичногоразряда,На управляющие входы 30-37 устройства в соответствии с алгоритмом функционирования в зависимости от состояния устройства - исправное или одно из неисправных) поступают сигналы 65 Х 1-Х 5 либо их инверсии, либо констан-,ты "0" или "1".Устройство содержит также выходы38-45, причем выходы 38-40 являютсявыходами, с которых снимается четверичная цифра суммы, а с выходов 41-45снимается сигнал переноса в следующий четверичный разряд,...

Номер патента: 1024904

Опубликовано: 23.06.1983

Авторы: Гурьянов, Козюминский, Мищенко, Терешко

МПК: G06F 7/38

Метки: арифметико-логическое, двоично-десятичное, накапливающего, типа

...при этом каждый .элемент памяти содержит триггер и элемент задержки, вход которого подключен к входу элемента памяти, выход элемента задержки подключен к счетному входу триггера, выход которого подключен к выходу элемента памяти, выход блока коррекции каждой тетрады разрядов устройства подключен к пер" вым входам элементов ИЛИ данной тет" рады устройства, второй вход первого элемента ИЛИ данной .тетрады разрядов устройства подключен к выходу пере 1 носа из первого разряда данной тет" рады разрядов устройства, выход пер",вого элемента ИЛИ данной тетрадыразрядов устройства соединен с вхо" . дом переноса во второй разряд данСхема предлагаемого устройства 45 реализует 16 логических операций над кодами А и В, операцию, арифметичес"...

Номер патента: 1005036

Опубликовано: 15.03.1983

Авторы: Козюминский, Панчиков, Парфенов, Татур, Терешко

МПК: G06F 7/50

Метки: адаптируемое, суммирующе-вычитающее

...устройство. 30Устройство содержит информационныевходы 1 и 2, на которые поступают,одноименные разряды операндов А иВ , информационный вход 3, на кото 1рйй поступает значение переноса (зае ма ) Руправляющие входы 4-8, эле-.менты равнозначности 9-16, выходы17-24 элементов равнозначности,Входы 1 и 2 элемента равнозначности 9 являются информационными входами устройства, а его выход 17 соединен с первым входом элемента равнозначности 14, с вторым входом которогосоединен управляющий вход 5 устройства. Выход 22 элемента равнозначности .14.является первым аыходом устройства.5Вход 3 элемента равнозначности 10 является информационным входом, а вход4 -управляющим входом устройства,его выход 18 соединен с первымвходомэлемента...

Номер патента: 983705

Опубликовано: 23.12.1982

Авторы: Аспидов, Витер, Гурьянов, Козюминский, Мищенко, Терешко

МПК: G06F 7/38

Метки: арифметической, двоичных, логической, чисел

...одноименные разряды операндов А, ВЭ и С . На входы 13 и 14 переноса подаются сигналы переноса Е;и В. из предыдущего разряда. На группы уравляющих входов 11 и 12 подаются сигналы настройки соответственно И 1 - И 8 и И 9 - И 16. С выходов 16 и 17 снимаются сигналыпереноса в следующий разряд Е и Д, а с выхода 15-сигнал результата операцйи В;,5 983705С помощью сигналов И 1 - И 16 устройство может быть настроено на выполнение любой операции типа й = Г 1(А, В, С) + + Р 2(А, В, С) + РЗ(А, В, С). Для этого мультиплексор 1 должен быть настроен с помощью сигналов И 1-И 8 на выполнение логической функции Я я Г 1(А, В, С) + +Р 2 (А, В, С) + ГЗ(А, В, С), а мульти- . плексор 2 с помощью сигналов И 9-И 16 должен бьгть настроен на выполнение логической...

Номер патента: 966689

Опубликовано: 15.10.1982

Авторы: Козюминский, Семашко, Терешко, Трофимов

МПК: G06F 7/00

Метки: многофункциональный, модуль

...ИЛИ 16, И 17, И 15. А с элемента ИЛИ 11 сигнал подается на элемент И 18. Сигнал Х 1 подается на вход 2 и эле-мент И 15. Управляющий сигнал И 1 подается на-входы элементов НЕ 12 и И 25. Сигнал И 2 подается на вход элементов НЕ 13, И 23, И 24. А управляющий сигнал И 3 поступает на элементы НЕ 14, И 22 и И 24, Сигнал И 4 подается на вход элемента рав 4нозначности 27. С элементов НЕ 12,НЕ 13 и НЕ 14 сигнал поступает навходы элементов И 21 И 25. С элементов Н 21 - И 25 сигнал подаетсяна входы элемента ИЛИ 26, а с негона вход элемента равнозначности 27.С выхода элемента равнозначности вырабатывается выходной сигнал,П р и м е р . Пусть на входы 1-4модуля подаются сигналы Х 1, У 2, ХЗ,Х 4. Тогда на выходах элементов 16-20имеем логические...

Номер патента: 962922

Опубликовано: 30.09.1982

Авторы: Гурьянов, Козюминский, Мищенко, Семашко

МПК: G06F 7/38

Метки: арифметической, двоично-десятичных, двоичных, логической, разрядных, чисел

...О 1 - Ое иО 9 - О 16 . подаваемых на группы управляющих входов 47 и 48 мультиплексоров 29 и 30 соответственно.Рассмотрим работу устройства на ф .примере выполнения операции 5(АчВ) + (А В) + К, таблица истинности для которой приведена в962922 1 О О 0 О О О О О О О О О а О О О О 0 О Для выполнения .устройством данной математической. операции мультиплексор 29 настраивается на реализа. цию в нем логической функции Р, иэ таблицы истинности при значениях входных сигналов переноса, Р.РО, а мультиплексор 30 - на реализацию логической функции сиг.- нала таблицы истинности при этих же Продолжение табл. 1г значениях входных сигналов переноса Ри РКак следует из схемы мультиплек- Ж сора (фиг.41, для его настройки насоответствуваую логическую...

Номер патента: 962918

Опубликовано: 30.09.1982

Авторы: Гурьянов, Козюминский, Мищенко, Семашко

МПК: G06F 7/00

Метки: выражений, вычисления, логических, переменных

...к группе п в тинформационных входов 4 устройства, а управляющие входы мультиплексора 1 подключены к управляющим входам б устройства. Выход модуля 1 подключен к входу записи блока 2 памяти, 2 выходов которого подключены к информационниа входам мультиплексора 3, управляющие входы которого подключенык группе т информационных входов 5устройства. Выход мультиплексора 3является выходом 8 устройства.Устройство работает следующимобразом.На информационные входы 4 устройства подаются входные сигналых 1 х 2 х которые поступаютна информационные входы мультиплексора, который с помощью сигналовуправления О., О 2 О, подаваемых на управляющие входы устройства, манжет быть настроен на выполйение любой логической функцииГ(х, х ,) входных информацион ных...

Номер патента: 947851

Опубликовано: 30.07.1982

Авторы: Аспидов, Гурьянов, Козюминский, Мищенко

МПК: G06F 7/00

Метки: логический, модуль, универсальный

...входы 17-32, элементы И 33-36 1-й группы, элементы И 37-40 2-й группы, 25 элементы ИЛИ 41-45, элементы И 46- 61, выход 62 устройства.1Элементы И 46, 50, 54, 58 и элемент ИЛИ 41 образуют коммутатор 63, информационные входы которого под ключены к выходам элементов И 33-36 первой группы соответственно, а управляющие входы - подключены к управляющим входам 17-31 модуля соответственно, выход коммутатора 63 35 подключен к управляющему входу элемента И 37 второй группы.Элементы И 47, 51, 55, 59 и элемент ИЛИ 42, элементы И 48, 52, 56, 60 и элемент ИЛИ 43, а также эле менты И 49, 53, 57, 61 и элемент ИЛИ 44 образуют коммутаторы 64, 65 и 66 соответственно, выходы которых подключены к управляющим входам элементов И 38-40 второй группы...

Номер патента: 945861

Опубликовано: 23.07.1982

Авторы: Аспидов, Витер, Козюминский, Мищенко, Терешко

МПК: G06F 7/00

Метки: логический, многофункциональный, модуль

...Х 4 О О Х 1 Х 2 ХЗ Х 4 Х 5 О 0 Х 5 Хб О о хб О.О Х Х 2 ХЗ+Х 4 Х 5 Хб 0 0 0 Х Х 2 ХЗ 0 Х 4 Х 5 Хб 0 0 О 6 3+2+1 Х 1 Х 2 ХЗ+Х 4 Х 5+Хб 0 0 О О 0 0 Хб Х 1 Х 2 ХЗ Х 4 Х 5 0 7 31+ Х Х 2 ХЗ+Х 4+Х 5+Хб О 0 Хб 0 0 О Х 5 Х Х 2 ХЗ Х 4 О О 8 2+2+2 Х 1 Х 2+ХЗ Х 4+Х 5 Хб 0 0 О Х Х 2 . 0 0 .ХЗ Х 4 0 Х 5 Хб 02+2+1+ Х Х 2+ХЗ Х 4+Х 5+Хб 0 0 Хб Х 1 Х 2 0 0 ХЗ 4 О Х 5 О 0 Х Х 2+ХЗ+Х 4+Х 5+Хб 0 Х 5 Хб Х 1 Х 2 0 0 10 2+1+1+К+кХЗ+Х 4+Х 5+Хб Х 4 Х 5 Кб Х 2 0ю Х 0 Ющ 0 ХЗ 0 О 0 О Зная комбинацию входных сигналов, необходимую для настройки многофункционального логического модуля на реализацию определенного типа бесповторной Функции, легко определить комбинацию входных сигналов для реализации любого другого типа бесповторной функции данного вида, Если, например,...

Номер патента: 930678

Опубликовано: 23.05.1982

Авторы: Гурьянов, Козюминский, Мищенко, Семашко

МПК: H03K 19/00

Метки: логический, многофункциональный, модуль

...а его выход - к входу дополнительного элемента, второй вход которого подключен к выходу второго элемента равнозначности модуля, а выход - к входу второго.дополнитель 45 ного элемента равнозначности, у которого второй вход подключен к дополнительной шине управляющего сигнала, а выход является вторым дополнительным выходом модуля.На чертеже представлена принципиальная электрическая схема устройства.Иногофункциональный логический модуль содержит пять элементов 1-5 равнозначности между шинами 6 и 7 питания которых последовательно включены нагрузочный транзистор 8 и две параллельные ветви из последовательно включенных переключающего и второго нагрузочного транзисторов (соответственно 9-10 для одной ветви и11-12 для другой). Затвор...

Номер патента: 920708

Опубликовано: 15.04.1982

Авторы: Козюминский, Мищенко, Семашко

МПК: G06F 7/50

Метки: накапливающий, сумматор

...5, второй вход которогосоединен с выходом триггера 6, а выход элемента И 5 соединен со входомэлемента ИЛИ 4, выход которого является выходом переноса сумматора, авторой вход этого элемента соединенс выходом мультиплексора 2.Перед началом выполнения любойматематической операции из наборареализуемых :од одного из двух операндов А и В, участвующих в операции, например код А, заносится втриггер 6, для чего этот код подается на информационный вход 9, а мультиплексор 1 настраивается с помощьюсигналов управления И-И, подава -емых на группу управляющих входов7, на реализацию логической функции возбуждения триггера А 1 Ац,где а - сигнал снимаемый с выходатриггера 6. Под действием импульсного сигнала С, подаваемого на вход11 разрешения выполнения...

Номер патента: 920700

Опубликовано: 15.04.1982

Авторы: Козюминский, Мищенко, Семашко

МПК: G06F 7/00

Метки: логический, многофункциональный, модуль

...4 - к входам 11 и 12, Входы элементов НЕ 7 и 8 подключены ко входам модуля 11 и 12, Входы элемента И 5 соединены с выходом элемента НЕ 9 и выходом триггера 10, информационный вход которого соединен с выходом 18 устройства, а его управляющий вход объединен со входом элемента НЕ 9 и подключен к стробирующему входу 17 модуля,Нногофункциональный логический модуль работает следующим образом.На информационные входы 11 и 12устройства подаются информационныедвоичные сигналы х и х 2, а на входы 13-16 - управляющие сигналы ИИ , Соединение элементов И 1-4, ИЛИ6 и НЕ 7 и 8 такое, что на выходе .18модуля с помощью указанных элементов 16 реализуется логическая зависимость Ц-С(К,Х,О ХХ,и, Х,Х,.Ц,Х,оц Таким образом, в зависимости от 15 значений...

Номер патента: 911507

Опубликовано: 07.03.1982

Авторы: Гурьянов, Козюминский, Мищенко, Семашко

МПК: G06F 7/00

Метки: логический, модуль, универсальный

...сигнал модуля Формируется в;нфор ц о ные входы второи соответствии с логическим выражениемгруппы модуля подключены к входам =1.1,К (, . )второго дешифратора, выходы первогоКхх, х., хз, х, гдедеаифратора подключены к первым ин(ху, х, .х, хв) - набор аргуменФормационным входам элементов мо-фтов 3., х .д ментов И мо- щ для настройки модуля на реализадуля, вторые информационные вхо ыкоторых подключены к выхо амнф р ц ные входы цию некоторой логической функции.деаифратора."д е к выходам второго достаточно положить сигнал У 1 0 15равным "1" для тех наборов, на котоТакой модуль имеет более и очнолее прочную рых реализуемая Функция равна единиконструкцию, чем известный, так как 2 з це и положитьО бсуммарное число входов логическихФдля тех...

Номер патента: 907803

Опубликовано: 23.02.1982

Авторы: Аспидов, Гурьянов, Козюминский, Мищенко, Семашко

МПК: H03K 19/00

Метки: логический, многофункциональный, элемент

...входы которых соединены соответствующими информацион ными и управляющими входами, а выходы через элемент И подключены к первому входу третьего элнозначности, второй входсоединен с соответствующи ляющим входом, введены два вход"ных и три выходных элемента рав"нозначности и три элемента И, причем четыре входа устройства попарноподключены к входам двух входныхэлементов равнозначности, выходывсех входных элементов равнозначности попарно подключены к входамтрех соответствующих элементов И,выходы которых через выходные элементы равнозначности соединены свыходами устройства, вторые входы входных элементов равнозначности подключены к соответствующему входуустройства.5итель Н. ед М.Рей СостЛазаренко Те ровска а роши ректо о 954о комитета...